testbench 的问题

2778

问答对人有帮助，内容完整，我也想知道答案 0 给位大神，想问一下testbench中是否只是写clk,reset等的变化？不是的话，里面究竟怎么写才能等到自己的仿真？能否附一例子讲解？谢谢 0 已退回2积分
2015-4-11 16:03:08　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报 hua888547 相关推荐 • testbench设置的问题 3010 • testbench编写基本结构 5510 • testbench设置问题 2050 • 怎么给vhdl的testbench指导文件？ 2887 • testbench中的差分时钟 12563 • 怎样在Verilog写的testbench测试VHDL模块?? 7346 • 新人求助，请问AD转换的testbench怎么写？ 5918 • FFT的testbench文件 3071 • 请问modelsim的testbench用VHDL如何编写 2839 • modelsim中一定要写testbench文件吗？ 6857 3个回答

答案对人有帮助，有参考价值 0 主要是给电路一个激励观察电路的输出是否达到你所期望的效果个人理解

2015-4-13 22:04:56 评论举报达达dada

答案对人有帮助，有参考价值 0 testbench测试模块主要包含三个部分，产生激励（也就是楼主说的clk和reset的变化），将输入激励加到测试模块并收集其输出响应，将响应输出与期望值比较；当然，第三部分没有也可以完成仿真的.

2015-4-15 20:14:54 评论举报 Nicolas_lover