完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
鄙人刚学CPLD/FPGA,原理图设计过程中,想实现一个延时功能,准备通过两个非门实现,现在问题是,编译过程中使用两个非门会被优化掉吗?有没有哪位大侠知道
|
|
相关推荐
3个回答
|
|
|
实践一下就知道了
|
|
|
|
|
|
会滴嘻嘻,延时换一种方式吧
|
|
|
|
|
|
我刚学,不太清楚,如果通过2-4译码器可以吗?@ lookeye
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4426 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 03:45 , Processed in 0.686735 second(s), Total 75, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3174