[问答]

CYCLONE IV 如何输出一个大驱动的200MHz时钟波形？

5236

问答对人有帮助，内容完整，我也想知道答案 0 我利用CYCLONE IV EP4CE-15F的PLL，输入时钟50MHz，输出时钟200MHz，后面这个200MHz 时钟还在FPGA内部进行了一些逻辑采样和分配，但是从FPGA中引出这个200MHz到端口上，用示波器一量波形有点大小波，占空比不是50%，这个输出时钟连接的是一块300万门级的AISC，内部有约9万个触发器，触发器的时钟是利用这个200MHz 供给的，我已经把FPGA中配置输出管脚（这两个时钟腿）电流驱动设置为最大电流能力，但是感觉还是驱动不足，请问各位大牛如何解决这个问题？谢谢各位大牛！ 0
2014-5-28 13:15:53　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 zhcniko 相关推荐 • 如何创建一个具有200MHz输入和640MHz，160MHz输出的时钟发生器？ 1774 • 25MHz的时钟源如何得到4路200MHz的时钟信号？ 3081 • AD9740的时钟可以用200MHz吗？ 207 • AD9958/9的最高输出频率为200MHz，输出200.3MHz应该没什么问题吧？ 2874 • 如何在XILINX的原理图编辑器中生成200MHZ时钟信号？ 2186 • demo的代码里面将AHB时钟设置到200MHz是否可行？ 907 • OCLK与并行clk 100mhz或200mhz相同吗 1390 • 求FPGA CYCLONE IV E系列板上晶振的使用 8636 • AD9781如何去除DAC输出信号上叠加的时钟谐波信号？ 424 • 求FPGA CYCLONE IV E系列板上晶振的使用 2314 4个回答

答案对人有帮助，有参考价值 0 要么设置为推挽输出在或者用三极管扩流，不过还是建议用后者

2014-6-5 12:47:06 评论举报刘佳文