完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在做夏宇闻教材《从算法设计到硬线逻辑的实现》中第十章练习6-在Verilog HDL中使用函数 按原文编译总是出错,将[3:0]中的3改为大于3的值就没错了,如[4:0].为什么呢? |
|
相关推荐
4个回答
|
|
index被定义为寄存器类型,错误可能是因为你定义的位数小,位数变大了当然不会错误了
评分
|
||
|
||
从报出的错误来看是因为这个循环中的终止条件不是常数,导致for循环在250次循环后终止。也是主要因为第一个程序的index和operand都是4位的,而把index变大后就可以判断终止条件是当operand为15时for循环终止。
|
|
|
|
楼上说的对,
|
|
|
|
3楼正解。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-28 19:40 , Processed in 0.462761 second(s), Total 51, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号