完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
各位大侠，大家好，最近调试ALTERA的DDR2，我直接用IPCORE生成的IPcore，只添加了一个复位模块，下载到电路板上，发现local_init_done 一直为低电平，不知什么原因，我在xilinx上面做过没有什么问题，为什么altera上面有问题呢？
我用的是CYCLONE IV E系列的芯片，quartus用的是 10.1版本的，大家有谁用过DDR2吗？求指点一下，不胜感激！ 不是在NIOS平台上做的额，是直接实例化的DDR2的IPCORE。 顶层代码如下： module FPGA ( input clk , //**** ddr2 output local_init_done , output o_buzzer , output phy_clk , output mem_odt , output mem_cs_n , output mem_cke , output [12:0] mem_addr , output [1:0] mem_ba , output mem_ras_n , output mem_cas_n , output mem_we_n , output [1:0] mem_dm , inout mem_clk , inout mem_clk_n , inout [15:0] mem_dq , inout [1:0] mem_dqs ); wire reset_n ; wire reset_n2 ; wire reset_n3 ; assign o_buzzer = local_init_done ; reset_all reset_all_inst ( .clk (clk ) , .reset_n (reset_n ) , .reset_n2 (reset_n2 ) , .reset_n3 (reset_n3 ) ); xxx_example_top nnd_example_top_inst ( //**** 输入时钟复位信号 .global_reset_n (reset_n2 ),//全局复位 .clock_source (clk ),//输入PLL时钟 //**** 初始化完成信号 .local_init_done (local_init_done ),//初始化完毕信号 //**** 外部接口 .mem_odt (mem_odt ), .mem_cs_n (mem_cs_n ), .mem_cke (mem_cke ), .mem_addr (mem_addr ), .mem_ba (mem_ba ), .mem_ras_n (mem_ras_n ), .mem_cas_n (mem_cas_n ), .mem_we_n (mem_we_n ), .mem_dm (mem_dm ), .mem_clk (mem_clk ), .mem_clk_n (mem_clk_n ), .mem_dq (mem_dq ), .mem_dqs (mem_dqs ) ); endmodule 
0
|
|
相关推荐
3个回答
|
|
|
复位模块有没有仿真查验是否正确？
|
|
|
2014-4-10 14:05:42
评论
|
|
|
仿真可以，下载之后local_init_done拉不高有很多原因，可能是电路板的问题，也有可能是地址，数据线或则控制线设置的不对，检查硬件吧~
|
|
|
|
|
|
1.既然在Xilinx FPGA上可以用，那么程序应该是没问题的
2.怀疑硬件上复位条件是不一样的，一个是高电平复位，另一个是低电平复位，然后导致altera板上的程序一直在复位。 |
|
|
2014-4-15 12:45:08
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1287 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1036 浏览 0 评论
2359 浏览 1 评论
2067 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2325 浏览 0 评论
1858 浏览 49 评论
6004 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8765
淘帖
18762
