完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
FPGA型号 : ALTERA的飓风4 问题: 由于我的使用特性,在某段时间内必须连续的读DDR2(1280次),且读取的相邻地址不同列, DDR时钟速度为200MHZ,控制器使用半速,用户接口phy_clk为100MHZ,local_size=4'h2,local_be=8‘hff, 这实际的速度相当于12.5MHz啊,这个也太慢了!!!有什么好的办法吗? |
|
相关推荐
1个回答
|
|
|
专业IC载板、软硬结合,HDI板
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 05:26 , Processed in 0.593903 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3544