[原创]TTL逻辑门电路介绍

　　以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。
　　下面首先讨论基本的BJT反相器的开关速度不高的原因 ，再讨论改进的TTL反相器和TTL逻辑门电路。

一、基本的BJT反相器的动态性能

　　BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存入和消散需要一定的时间。
　　考虑到负载电容C_L的影响后基本反相器将成为如下图所示的电路
。图中C_L包含了门电路之间的接线电容以及门电路的输入电容。

　　当反相器输出电压v_O由低向高过渡时 ，电路由V_CC通过R_c对C_L充电。
　　当v_O由高向低过渡时，C_L又将通过BJT放电。
　　这样，C_L的充、放电过程均需经历一定的时间，这必然会增加输出电压v_O波形的上升时间和下降时间。特别是C_L充电回路的时间常数R_cC_L较大时，v_O上升较慢，即增加了上升时间。
　　基于器件内部和负载电容的影响 ，导致基本BJT反相器的开关速度不高。
　　寻求更为实用的TTL电路结构，是下面所要讨论的问题。

二、TTL反相器的基本电路

　　由前面的分析已知，带电阻负载的BJT反相器 ，其动态性能不理想。在保持逻辑功能不变的前提下，可以另外增加若干元器以改善其动态性能 ，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构 ，以形成TTL反相器的基本电路。下图就是一个TTL反相器的基本电路。

该电路由三部分组成：
　　由三极管T₁组成电路的输入级；
　　由T₃、T₄和二极管D组成输出级；
　　由T2组成的中间级作为输出级的驱动电路，将T₂的单端输入信号v_I2转换为互补的双端输出信号v_I3和v_I4，以驱动T₃ 和T₄。

1.TTL反相器的工作原理

　　这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。
　　（1）当输入为高电平，如v_I＝3.6V时，电源V_CC通过R_bl和T₁的集电结向T₂、T₃提供基极电流，使T₂、T₃饱和，输出为低电平，如 v_O＝0.2V。此时 V_B1＝V_BC1＋V_BE2＋V_BE3＝（0.7＋0.7＋0.7）V＝2.1V
　　T₁的发射结处于反向偏置 ，而集电结处于正向偏置。所以T₁处于发射结和集电结倒置使用的放大状态。由于T₂和T₃饱和，输出 V_C3 ＝0.2V，同时可估算出V_C2的值：V_C2＝V_CE2＋V_B3＝（0.2＋0.7）V＝0.9V
　　此时，V_B4＝V_C2＝0.9V。作用于T₄的发射结和二极管D的串联支路的电压为V_C2－V_o＝（0.9－0.2）V＝0.7V，显然，T₄和D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。
　　（2）当输入为低电平且电压为0.2V时，T₁的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即：V_B1＝（0.2＋0.7）V＝0.9V
　　此时V_B1作用于T₁的集电结和T₂、T₃的发射结上，所以T₂、T₃都截止，输出为高电平。
　　由于T₂截止，V_CC通过R_C2向T₄提供基极电流，致使T₄和D导通，其电流流入负载。
　　输出电压为v_O＝V_cc－V_BE4－V_D＝（5－0.7－0.7）V＝3.6V
　　同样也实现了反相器的逻辑关系：输入为低电平时，输出为高电平。

2.采用输入级以提高工作速度

　　当TTL反相器输入电压由高（3.6V)变低（0.2V）的瞬间，V_B1 ＝（0.2＋0.7）V＝0.9V。但由于T₂、T₃原来是饱和的 ，它们的基区存储电荷还来不及消散，在此瞬间，T₂、T3的发射结仍处于正向偏置，T₁的集电极电压为V_c1 ＝V_BE2＋V_BE3＝（0.7＋0.7）V＝1.4V。
　　此时T₁的集电结为反向偏置［集电结电压＝V_B1－V_C1＝(1－1.4)V＝-0.4V］，因输入为低电平（0.2V）时，T₁的发射结为正向偏置,于是T₁工作在放大区。这时产生基极电流i_B1，其射极电流流入低电平的输入端。集电极电流的方向是从T₂的基极流向T₁的
集电极，它很快地从T₂的基区抽走多余的存储电荷，使T₂迅速地脱离饱和而进人截止状态。T₂的迅速截止导致T₄立刻导通，相当于T₃的负载是个很小的电阻，使T₃的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。

3.采用推拉式输出级以提高开关速度和带负载能力

　　由T₃、T₄和二极管D组成推拉式输出级。其中T₄组成电压跟随器，而T₃为共射极电路，作为T₄的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。根据所接负载的不同，输出级的工作情况可归纳如下：
　　（1）输出为低电平时，T₃处于深度饱和状态 ，反相器的输出电阻就是T₃的饱和电阻，这时可驱动较大的电流负载。而且由于T₄截止
，所以负载电流就是T₃的集电极电流，也就是说T₃的集电极电流可以全部用来驱动负载。
　　（2）输出为高电平时，T₃截止 ，T₄组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。
　　（3）输出端接有负载电容C_L时 ，当输出由低电平跳变到高电平的瞬间，T₂和T₃由饱和转为截止，由于T₃的基极电流是经T₂放大的电流，所以T₂比T₃更早脱离饱和，于是T₂的集电极电压v_C2比T₃的集电极电压v_C3上升更快。同时由于电容C_L两端的电压不能突变，使c₂和c₃之间的电位差增加，因而使T₄在此瞬间基极电流很大，T₄集电极与发射极之间呈现低电阻 ，故电源V_CC经R_C4和T₄的饱和电阻对电容C_L迅速充电，其时间常数很小，使输出波形上升沿陡直。而当输出电压由高变低后，输出管T₃深度饱和，也呈现很低的电阻，已充电的C_L通过它很快放电，迅速达到低电平，因而使输出电压波形的上升沿和下降沿都很好。

三、TTL反相器的传输特性

　　现在来分析TTL反相器的传输特性。下图为用折线近似的TTL反相器的传输特性曲线。由图可见 ，传输特性由4条线段AB、BC、CD和DE所组成。

　　AB段：此时输入电压v_I很低，T₁的发射结为正向偏置。在稳态情况下，T₁饱和致使T₂和T₃截止，同时T₄导通。输出v_o＝3.6V为高电平。
　　当v_I增加直至B点 ，T₁的发射结仍维持正向偏置并处于饱和状态
。但v_B2＝v_c1增大导致T₂的发射结正向偏置 。当T₁仍维持在饱和状态时，v_B2的值可表示为 v_B2＝v_I＋V_CES
　　为求得B点所对应的v_I,可以考虑v_B2刚好使T₂的发射结正向偏置并开始导电。此时v_B2应等于T₂、发射结的正向电压V_F≈0.6V。但i_E2≈0在忽略v_Re2。的情况下，于是由上式得：

　　BC段：当v_I的值大于B点的值时，由T₁的集电极供给T₂的基极电流
，但T₁仍保持为饱和状态 ，这就需要使T₁的发射结和集电结均为正向偏置。
　　在BC段内，T₂对v_I的增量作线性放大，其电压增益可表示为

　　电压增量上通过T₄的电压跟随作用而引至输出端形成输出电压的增量，且在一定范围内，有，所以传输特性BC段的斜率为 。必须注意到在BC段内，R_e2上所产生的电压降还不足以使T₃的发射结正向偏置，T₃仍维持截止状态。
　　当R_e2上的电压v_Re2达到一定的值，能使T₃的发射结正偏，并有v_BE3=V_F=0.7V时，则有

　或

　　式中V_F＝0.7V，表示T₃已导通。由于,C点处的输出电压变为

　　根据线段BC的斜率为-1.6，对应于C点的v_I值可由下述关系求得：

　　由此得

　　CD段：当v_I的值继续增加并超越C点，使T₃饱和导通,输出电压迅速下降至v₀≈0.2V。D点处的v_I(D)值,可以根据T₂、T₃两发射结电压V_F≈0.7V来估算。因此有

　　DE段：当v_I的值从D点再继续增加时，T₁将进人倒置放大状态,保持v_O＝0.2V。至此，得到了TTL反相器的ABCDE折线型传输特性。

四、TTL与非门电路

　　基本TTL反相器不难改变成为多输入端的与非门 。它的主要特点是在电路的输入端采用了多发射极的BJT ，如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结 ，并可促使BJT进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。

　　下图是采用多发射极BJT用作３输入端TTL与非门的输入器件的一个实例。当任一输入端为低电平时，T₁的发射结将正向偏置而导通，T₂将截止。结果将导致输出为高电平。只有当全部输入端为高电平时
，T₁将转入倒置放大状态，T₂和T₃均饱和，输出为低电平。

五、TTL与非门的技术参数

1.传输特性

　　各种类型的TTL门电路，其传输特性大同小异，正如前面已经讨论过的，这里不再讨论。

2.输入和输出的高、低电压

3.噪声容限

　　噪声容限表示门电路的抗干扰能力。
　　二值数字逻辑电路的优点在于它的输入信号允许一定的容差。
　　高电平噪声容限：V_NH＝V_OH－V_IH＝2.4V－2V＝0.4V
　　低电平噪声容限：V_NL＝V_IL－V_OL＝0.8V－0.4V＝0.4V

4.扇入与扇出数

　　扇出数--门电路所能带负载个数，与非门输出端最多能接几个同类的与非门。
　　扇出数No取决于负载类型
　　　　　　灌电流负载：负载电流从外电路流入与非门
　　　　　　拉电流负载：负载电流从与非门流向外电路
①灌电流工作情况
　　下图表示TTL与非门的灌电流负载的情况。图中左边为驱动门,右边为负载门，当驱动门的输出端为逻辑0（低电压V_OL）时，负载门由电源V_CC通过R_b1、T₁的发射结和输入端有电流I_IL灌人驱动门T₃的集电极，这就是灌电流负载的由来。不难理解，当负载门的个数增加时，总的灌电流I_IL将增加，同时也将引起输出低电压V_OL的升高。前已述
及TTL门电路的标准输出低电压V_OL＝0.4V，这就限制了负载门的个数
。在输出为低电平的情况下，所能驱动的同类门的个数由下式决定：

②拉电流工作情况
　　当驱动门的输出为高电平时 ，将有电流I_IH。从驱动门拉出而流至负载门。当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压的低限值V_IH=2V。这样，输出为高电平时的扇出数可表示如下：

　　通常基本的TTL门电路，其扇出数约为10 ，而性能更好的门电路的扇出数最高可达30～50。
　　一般TTL器件的数据手册中，并不给出出数 ，而须用计算或用实验的方法求得，并注意在设计时留有余地，以保证数字电路或系统能正常地运行
　　通常，输出低电平电流I_OL大于输出高电平电流I_OH，N_OL不等于N_OH
，因而在实际工程设计中，常取二者中的最小值。

例：试计算基本的TTL与非门7410带同类门时的扇出数。

解：
　　（1）从TTL数据手册可查到7410的参数如下：

I_OL＝16mA，I_IL＝-1.6mA
I_OH＝16mA，I_IH＝-1.6mA

　　数据前的负号表示电流的流向，对于灌电流取负号，计算时只取绝对值。
　　（2）根据式（2.4.14）可计算低电平输出时的扇出数

　　（3）根据式（2.4.I5）可计算高电平输出时的扇出数

　　可见这时N_OL＝N_OH。如前所述，若N_OL＝N_OH。则取较小的作为电路的扇出数。
　　扇入数N_I取决于TTL门电路的输入端个数。

5.传输延迟时间

　　这是一个表征门电路开关速度的参数，意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。
　　假设在门电路的输入端加入一脉冲波形、其幅度为0～V_CC(单位为V)。相应的的输出波形如下图所示。通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历的时间分别用t_PLH和t_PHL表示，有时也采用平均传输延迟时间这一参数，即t_Pd＝(t_PLH＋t_PHL)／2。

6.功耗

　　功耗是门电路重要参数之一。
　　功耗有静态和动态之分。
　　所谓静态功耗指的是当电路没有状态转换时的功耗，即与非门空载时电源总电流I_CC与电源电压V_CC的乘积。
　　当输出为低电平时的功耗称为空载导通功耗P_ON；
　　当输出为高电平时的功耗称为截止功耗P_OFF；
　　P_ON总比P_OFF大。
　　至于动态功耗，只发生在状态转换的瞬间，或者电路中有电容性负载时，例如TTL门电路约有5PF的输入电容，由于电容的充、放电过程，将增加电路的损耗。
　　对于TTL门电路来说，静态功耗是主要的。

7.延时一功耗积

　　理想的数字电路或系统，要求它既具有高速度，同时功耗又低。在工程实践中，要实现这种理想情况是较难的。高速数字电路往往需要付出较大的功耗为代价。一种综合性的指标叫做延时一功耗积，用符号DP表示，单位为焦耳，即DP＝t_PdP_D。
　　式中t_pd＝(t_PLH＋t_HL)／2，P_D为门电路的功耗，一个逻辑门器件的DP的值愈小，表明它的特性愈接于理想情况。

8. TTL集成门电路的封装

(a)

(b)

　　图(a)为14脚TTL集成门电路的封装图，图(b)为其内部结构图。

六、TTL或非门、集电极开路门和三态门电路

1.TTL或非门

　　下图为TTL或非门的逻辑电路及其代表符号。

　　由图可见 ，或非逻辑功能是对TTL与非门的结构改进而来，即用两个 三极管T_2A和T_2B代替T₂。
　　若两输入端为低电平，则T_2A和T_2B均将截止 ，i_B3＝0，输出为高电平。
　　若A、B两输入端中有一个为高电平 ，则T_2A或T_2B将饱和 ，导致i_B3＞0，i_B3便使T₃饱和 ，输出为低电平。这就实现了或非功能。即。

2.集电极开路门

　　在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与。
　　考察下图所示的情况。当将图中所示的两个逻辑门的输出连接在一起，并且当第一个门的输出为高电平（第一个门的T₄导通），第二个门的输出为低电平（第二个门的T₃导通）时，正如图中红线所示将出现一个大电流通道，很可能导致晶体管的损坏。

　　为了避免线与时的产生大电流，可以采用集电极开路门（简称OC门）来解决 。所谓集电极开路是指从TTL与非门电路的推挽式输出级中删去电压跟随器，如下图所示：

　　对于一个两输入端的OC门，其在电路中的符号可用下图来表示：

　　为了实现线与的逻辑功能，可将多个门电路输出管T₃的集电极至电源V_CC之间，加一公共的上拉电阻R_P，如下图所示。为了简明起见，图中以两个OC门并联为例，其中图标“”表示集电极开路之意。

　　上拉电阻R_p的值可以这样来计算，主要考虑OC门必须驱动一定的拉电流或灌电流负载。有关这两类负载的概念前已讨论，这里仍然适用 ，所不同的是驱动门是由多个TTL门的输出端直接并联而成。当OC门中的一个TTL门的输出为低电平 ，其他为高电平时，灌电流将由一个输出BJT（如T₁或T₂）承担 ，这是一种极限情况，此时上拉电阻R_P具有限制电流的作用。为保证I_OL不超过额定值I_OL(max)，必须合理选用R_P的值。例如V_CC＝5V，R_P＝1kΩ，则I_OL＝5mA。
　　另一方面，由于门电路的输出、输入电容和接线电容的存在，R_P的大小必将影响OC门的开关速度。R_P的值愈大，负载电容的充电时间常数亦愈大，因而开关速度愈慢。R_P的最小值R_P(min)可按下式来确定
：

R_P的最大值R_P(max)可按下式来确定：

　　实际上，R_P的值选在R_P(min)和R_P(max)之间，并且选用靠近R_P(min)的标准值。

　　例：设TTL与非门74LS01(OC)驱动8个74LS04（反相器），试确定一合适大小的上拉电阻R_P，设V_CC=5V。

　　由以上计算可知R_p的值可在985Ω至18.75kΩ之间选择 。为使电路有较快的开关速度，可选用一标准值为１kΩ的电阻器为宜。
　　集电极开路门除了可以实现多门的线与逻辑关系外，还可用于直接驱动较大电流的负载。

3.三态与非门（TSL）

　　利用OC门虽然可以实现线与的功能，但外接电阻R_p的选择要受到一定的限制而不能取得太小，因此影响了工作速度。同时它省去了有源负载，使得带负载能力下降。为保持推拉式输出级的优点，还能作线与联接，人们又开发了一种三态与非门，它的输出除了具有一般与非门的两种状态，即输出电阻较小的高、低电平状态外，还具有高输出电阻的第三状态，称为高阻态，又称为禁止态。

　　一个简单的TSL门的电路如上图所示。其中CS为片选信号输入端，A、B为数据输入端。
　　当CS=1时，TSL门电路中的T₅处于倒置放大状态 ，T₆饱和，T₇截止，即其集电极相当于开路。此时输出状态将完全取决于数据输入端A、B的状态，电路输出与输入的逻辑关系与一般与非门相同。这种状态称为TSL的工作状态。
　　当CS=0时T₇导通，使T₄的基极钳制于低电平。同时由于低电平的信号送到T₁的输入端，迫使T₂和T₃截止 。这样T₃和T₄均截止，门的输出端L出现开路，既不是低电平，又不是高电平 ，这就是第三工作状态。这样，当CS为高电平时，TSL门的输出信号送到总线 ，而当CS为低电平时，门的输出与数据总线断开，此时数据总线的状态由其他门电路的输出所决定。

七、改进型TTL门电路——抗饱和TTL电路

　　抗饱和TTL电路是目前传输速度较高的一类TTL电路。这种电路由于采用肖特基势垒二极管SBD钳位方法来达到抗饱和的效果 ，一般称为SBDTTL电路（简称STTL电路），其传输速度远比基本TTL电路为高。

肖特基势垒二极管的工作特点如下：
　　（1）它和PN结一样，同样具有单向导电性，这种铝-硅势垒二极管导通电流的方向是从铝到硅。
　　（2）AL－SiSBD的导通阈值电压较低，约为0.4～0.5V ，比普通硅PN结约低0.2V。
　　（3）势垒二极管的导电机构是多数载流子 ，因而电荷存储效应很小。
　　根据前面的学习，我们已经知道，BJT工作在饱和时 ，发射结和集电结都处在正向偏置，集电结正向偏置电压越大，则表明饱和程度越深。
　　为了限制BJT的饱和深度，在BJT的基极和集电极并联上一个导通阈值电压较低的肖特基二极管，如下图所示。

　　当没有SBD时，随着基级电压的升高，电流沿着蓝线方向流动。由于SBD的作用，当基级电压大于0.4V时， SBD首先电导通，电流沿着红线方向流动（如下图所示），从而使T的基极电流不会过大（而且使T的集电结正向偏压将被钳制在0.4V左右），因此SBD起到抵抗过饱和的作用，因而又将这种电路称为抗饱和电路，使电路的开关时间大为缩短。

　　下图为肖特基TTL（STTL）与非门的典型电路。与基本TTL与非门电路相比，作了若干改进。在基本的TTL电路中 ，T₁、T₂和T₃工作在深度饱和区，管内电荷存储效应对电路的开关速度影响很大。现在除T₄外，其余的BJT均采用SBD钳位，以达到明显的抗饱和效果。其次，基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路功耗的增加。

STTL门电路还有以下三点对基本TTL电路的性能作了改进：
　　（1）二极管D被由T₄和T₅所组成的复合管所代替，当输出由低电平向高电平过渡时，由于复合管电路的电流增益很大，输出电阻很小
，从而减小了电路对负载电容的充电时间。
　　（2）电路输入端所加的SBD—D_A和D_B，用来减小由门电路之间的连线而引起的杂散信号。
　　（3）基本电路中的R_e2（1kΩ）改为由T₆与R_c6 、R_b6的组合电路所代替。这个组合电路是有源非线性电阻。当其两端的电压（发射极e2对地）较低时，呈现很大的电阻，而当其两端的电压达到0.7V左右时，则呈现很小的电阻。这样，当与非门的全部输入端由低电平转向高电平时，有源电阻开始不导通使T₃很快达到饱和；反之，当电路的全部输入端（或其中之一）由高电平转向低电平时，T₂和T₃将截止，由于T₃饱和时，V_BE=0.7V，在转换开始的瞬间，有源电阻的阻值很小
T₃基区存储的电荷通过此低阻回路很快消散。由于这个缘故，有源非线性电路称为有源下拉电路 ，它与有源上拉电路是对应的 。意即将 V_BE3从0.7 V很快拉到０V，从而使输出电压很快升高，即提高了开关速度。

　　基于上述特点,STTL与非门具有较为理想的传输特性。与基本TTL反相器的传输特性相比，Ｃ点不再存在了，由Ｂ点直接下降到Ｄ点，即传输特性变化非常陡峭，见下图。

　　除典型的肖特基型（STTL）外，尚有低功耗肖特基型（LSTTL）、先进的肖特基型（ASTTL），先进的低功耗型（ALSTTL）等，它们的技术参数各有特点，是在TTL工艺的发展过程中逐步形成的。

TTL门电路的各种系列的性能比较