[分享]逻辑门电路完整教程

[分享]逻辑门电路完整教程
第二章 逻辑门电路
　　通过上一章的学习，我们已经对数字电路及其分析方法、数制和码有了基本的概念。并且学习了从与、或、非三种基本逻辑运算引出逻辑变量与逻辑函数的关系。第一章中逻辑符号是以黑匣的方式来表示相应的逻辑门，这种黑匣法帮助我们建立初步的概念。为了正确而有效地使用集成逻辑门电路，还必须对组件内部电路特别是对它的外部特性有所了解。本章将揭开黑匣的奥秘，讲述几种通用的集成逻辑门电路，如BJT-BJT逻辑门电路（TTL）、射极耦合逻辑门电路（ECL）和金属-氧化物-半导体互补对称逻辑门电路（CMOS）。
　　在学习上述各种电路的逻辑功能和特性前首先必须熟悉开关器件的开关特性，这是门电路的工作基础。但在分析门电路时，将着重它们的逻辑功能和外特性，对其内部电路，只作一般介绍。

第一节　二极管的开关特性

　　一般而言，开关器件具有两种工作状态：第一种状态被称为接通
，此时器件的阻抗很小，相当于短路；第二种状态是断开，此时器件的阻抗很大，相当于开路。
　　在数字系统中，晶体管基本上工作于开关状态。对开关特性的研究，就是具体分析晶体管在导通和截止之间的转换问题。晶体管的开关速度可以很快，可达每秒百万次数量级，即开关转换在微秒甚至纳秒级的时间内完成。
　　二极管的开关特性表现在正向导通与反向截止这样两种不同状态之间的转换过程。二极管从反向截止到正向导通与从正向导通到反向截止相比所需的时间很短，一般可以忽略不计，因此下面着重讨论二极管从正向导通到反向截止的转换过程。

第二节　BJT的开关特性
　　ＮＰＮ型BJT的结构如下图所示。
　　从图中可见ＮＰＮ型BJT由两个Ｎ型区和一个Ｐ型区构成了两个ＰＮ结，并从三个区分别引出了集电极、基极和发射极。在电路图中的符号如下图所示。
　　ＰＮＰ型BJT的结构如下图中的上半部所示，下边为电路图中的符号。
　　这里的BJT英文原文是：Bipolar Junction Transistor，意为“双极结晶体管”。也就是通常所说的三极管。

一、BJT的开关作用

　　BJT的开关作用对应于有触点开关的“断开”和“闭合”。
　　上图所示电路用来说明BJT开关作用，图中BJT为ＮＰＮ型硅管。
　　当输入电压V1=-VB 时，BJT的发射结和集电结均为反向偏置（VBE＜0，VBC＜0），只有很小的反向漏电流IEBO和ICBO分别流过两个结，故iB≈ 0，iC≈ 0，VCE ≈ VCC，对应于上图中的Ａ点。这时集电极回路中的c、e极之间近似于开路，相当于开关断开一样。BJT的这种工作状态称为截止。
　　当V1=+VB2时，调节RB，使IB=VCC / RC，则BJT工作在上图中的C点
，集电极电流iC已接近于最大值VCC / RC，由于iC受到RC的限制，它已不可能像放大区那样随着iB的增加而成比例地增加了 ，此时集电极电流达到饱和，对应的基极电流称为基极临界饱和电流IBS（）
，而集电极电流称为集电极饱和电流ICS（VCC / RC）。此后，如果再增加基极电流，则饱和程度加深，但集电极电流基本上保持在ICS不再增加，集电极电压VCE=VCC-ICSRC=VCES=2.0-0.3V。这个电压称为BJT的饱和压降，它也基本上不随iB增加而改变。由于VCES很小，集电极回路中的c、e极之间近似于短路，相当于开关闭合一样。
　　BJT的这种工作状态称为饱和。
　　由于BJT饱和后管压降均为0.3V，而发射结偏压为0.7V，因此饱和后集电结为正向偏置，即BJT饱和时集电结和发射结均处于正向偏置，这是判断BJT工作在饱和状态的重要依据。下图示出了ＮＰＮ型BJT饱和时各电极电压的典型数据。
　　由此可见BJT相当于一个由基极电流所控制的无触点开关。
　　BJT截止时相当于开关“断开”，而饱和时相当于开关“闭合”。
　　ＮＰＮ型BJT截止、放大、饱和三种工作状态的特点列于下表中。
二、BJT的开关时间
　　BJT的开关过程和二极管一样，也是内部电荷“建立”和“消散”的过程。因此BJT饱和与截止两种状态的相互转换也是需要一定的时间才能完成的。
　　如上图所示电路的输入端加入一个幅度在-VB1和+VB2之间变化的理想方波，则输出电流Ic的波形如下图。
　　可见Ic的波形已不是和输入波形一样的理想方波，上升和下降沿都变得缓慢了。
　　为了对BJT开关的瞬态过程进行定量描述,通常引人以下几个参数来表征：
　　
　　以上4个参数称为BJT的开关时间参数。
　　通常把ton＝td＋tr称为开通时间,它反映了BJT从截止到饱和所需的时间；
　　把 t0ff= ts＋tf称为关闭时间,它反映了BJT从饱和到截止所需的时间。
　　开通时间和关闭时间总称为BJT的开关时间,它随管子类型不同而有很大差别，一般在几十至几百纳秒的范围，可以从器件手册中查到
。
　　BJT的开关时间限制了BJT开关运用的速度。开关时间越短，开关速度越高。因此，要设法减小开关时间。
　　开通时间ton是建立基区电荷的时间，关闭时间toff是存储电荷消散的时间。
第三节　基本逻辑门电路

　　基本逻辑运算有与、或、非运算，对应的基本逻辑门有与、或、非门。本节介绍简单的二极管门电路和BJT反相器（非门）,作为逻辑门电路的基础。
　　用电子电路来实现逻辑运算时，它的输入、输出量均为电压（以Ｖ为单位）或电平（用１或０表示）。
　　通常将门电路的输入量作为条件，输出量作为结果。

一、二极管与门及或门电路

1.与门电路

　　当门电路的输入与输出量之间能满足与逻辑关系时，则称这样的门电路为与门电路。
　　下图表示由半导体二极管组成的与门电路，右边为它的代表符号
。
　　图中A、B、C为输入端，L为输出端。输入信号为+5V或0V。
下面分析当电路的输入信号不同时的情况：
　　（1）若输入端中有任意一个为0时，例如VA=0V，而VA=VB=+5V时
，D1导通，从而导致L点的电压VL被钳制在0V。此时不管D2、D3的状态如何都会有VL≈0V（事实上D2、D3受反向电压作用而截止）。
　　由此可见，与门几个输入端中，只有加低电压输入的二极管才导通，并把L钳制在低电压（接近0V） ，而加高电压输入的二极管都截止。
　　（2）输入端A、B、C都处于高电压+5V ，这时，D1、D2、D3都截止，所以输出端L点电压VL=+VCC，即VL=+5V。
　　如果考虑输入端的各种取值情况，可以得到下表

输入(V) 输出(V) VA VB VC VL 0 0 0 0 +5 +5 +5 +5 0 0 +5 +5 0 0 +5 +5 0 +5 0 +5 0 +5 0 +5 0 0 0 0 0 0 0 +5

　　将表中的+5V用1代替，则可得到真值表：

A B C L 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1

　　由表中可见该门电路满足与逻辑关系，所以这是一种与门。输入变量A、B、C与输出变量L只间的关系满足逻辑表达式。

2.或门电路

A B C L 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1

　　以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。
　　下面首先讨论基本的BJT反相器的开关速度不高的原因 ，再讨论改进的TTL反相器和TTL逻辑门电路。

一、基本的BJT反相器的动态性能

　　BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存入和消散需要一定的时间。
　　考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路
。图中CL包含了门电路之间的接线电容以及门电路的输入电容。
　　当反相器输出电压vO由低向高过渡时 ，电路由VCC通过Rc对CL充电。
　　当vO由高向低过渡时，CL又将通过BJT放电。
　　这样，CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO波形的上升时间和下降时间。特别是CL充电回路的时间常数RcCL较大时，vO上升较慢，即增加了上升时间。
　　基于器件内部和负载电容的影响 ，导致基本BJT反相器的开关速度不高。
　　寻求更为实用的TTL电路结构，是下面所要讨论的问题。

二、TTL反相器的基本电路

　　由前面的分析已知，带电阻负载的BJT反相器 ，其动态性能不理想。在保持逻辑功能不变的前提下，可以另外增加若干元器以改善其动态性能 ，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构 ，以形成TTL反相器的基本电路。下图就是一个TTL反相器的基本电路。
该电路由三部分组成：
　　由三极管T1组成电路的输入级；
　　由T3、T4和二极管D组成输出级；
　　由T2组成的中间级作为输出级的驱动电路，将T2的单端输入信号vI2转换为互补的双端输出信号vI3和vI4，以驱动T3 和T4。

1.TTL反相器的工作原理

　　这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。
　　（1）当输入为高电平，如vI＝3.6V时，电源VCC通过Rbl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如 vO＝0.2V。此时 VB1＝VBC1＋VBE2＋VBE3＝（0.7＋0.7＋0.7）V＝2.1V
　　T1的发射结处于反向偏置 ，而集电结处于正向偏置。所以T1处于发射结和集电结倒置使用的放大状态。由于T2和T3饱和，输出 VC3 ＝0.2V，同时可估算出VC2的值：VC2＝VCE2＋VB3＝（0.2＋0.7）V＝0.9V
　　此时，VB4＝VC2＝0.9V。作用于T4的发射结和二极管D的串联支路的电压为VC2－Vo＝（0.9－0.2）V＝0.7V，显然，T4和D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。
　　（2）当输入为低电平且电压为0.2V时，T1的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即：VB1＝（0.2＋0.7）V＝0.9V
　　此时VB1作用于T1的集电结和T2、T3的发射结上，所以T2、T3都截止，输出为高电平。
　　由于T2截止，VCC通过RC2向T4提供基极电流，致使T4和D导通，其电流流入负载。
　　输出电压为vO＝Vcc－VBE4－VD＝（5－0.7－0.7）V＝3.6V
　　同样也实现了反相器的逻辑关系：输入为低电平时，输出为高电平。
2.采用输入级以提高工作速度

　　当TTL反相器输入电压由高（3.6V)变低（0.2V）的瞬间，VB1 ＝（0.2＋0.7）V＝0.9V。但由于T2、T3原来是饱和的 ，它们的基区存储电荷还来不及消散，在此瞬间，T2、T3的发射结仍处于正向偏置，T1的集电极电压为Vc1 ＝VBE2＋VBE3＝（0.7＋0.7）V＝1.4V。
　　此时T1的集电结为反向偏置［集电结电压＝VB1－VC1＝(1－1.4)V＝-0.4V］，因输入为低电平（0.2V）时，T1的发射结为正向偏置,于是T1工作在放大区。这时产生基极电流iB1，其射极电流流入低电平的输入端。集电极电流的方向是从T2的基极流向T1的
集电极，它很快地从T2的基区抽走多余的存储电荷，使T2迅速地脱离饱和而进人截止状态。T2的迅速截止导致T4立刻导通，相当于T3的负载是个很小的电阻，使T3的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。

3.采用推拉式输出级以提高开关速度和带负载能力

　　由T3、T4和二极管D组成推拉式输出级。其中T4组成电压跟随器，而T3为共射极电路，作为T4的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。根据所接负载的不同，输出级的工作情况可归纳如下：
　　（1）输出为低电平时，T3处于深度饱和状态 ，反相器的输出电阻就是T3的饱和电阻，这时可驱动较大的电流负载。而且由于T4截止
，所以负载电流就是T3的集电极电流，也就是说T3的集电极电流可以全部用来驱动负载。
　　（2）输出为高电平时，T3截止 ，T4组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。
　　（3）输出端接有负载电容CL时 ，当输出由低电平跳变到高电平的瞬间，T2和T3由饱和转为截止，由于T3的基极电流是经T2放大的电流，所以T2比T3更早脱离饱和，于是T2的集电极电压vC2比T3的集电极电压vC3上升更快。同时由于电容CL两端的电压不能突变，使c2和c3之间的电位差增加，因而使T4在此瞬间基极电流很大，T4集电极与发射极之间呈现低电阻 ，故电源VCC经RC4和T4的饱和电阻对电容CL迅速充电，其时间常数很小，使输出波形上升沿陡直。而当输出电压由高变低后，输出管T3深度饱和，也呈现很低的电阻，已充电的CL通过它很快放电，迅速达到低电平，因而使输出电压波形的上升沿和下降沿都很好。
三、TTL反相器的传输特性

　　现在来分析TTL反相器的传输特性。下图为用折线近似的TTL反相器的传输特性曲线。由图可见 ，传输特性由4条线段AB、BC、CD和DE所组成。
　　AB段：此时输入电压vI很低，T1的发射结为正向偏置。在稳态情况下，T1饱和致使T2和T3截止，同时T4导通。输出vo＝3.6V为高电平。
　　当vI增加直至B点 ，T1的发射结仍维持正向偏置并处于饱和状态
。但vB2＝vc1增大导致T2的发射结正向偏置 。当T1仍维持在饱和状态时，vB2的值可表示为 vB2＝vI＋VCES
　　为求得B点所对应的vI,可以考虑vB2刚好使T2的发射结正向偏置并开始导电。此时vB2应等于T2、发射结的正向电压VF≈0.6V。但iE2≈0在忽略vRe2。的情况下，于是由上式得：
　　BC段：当vI的值大于B点的值时，由T1的集电极供给T2的基极电流
，但T1仍保持为饱和状态 ，这就需要使T1的发射结和集电结均为正向偏置。
　　在BC段内，T2对vI的增量作线性放大，其电压增益可表示为
四、TTL与非门电路

　　基本TTL反相器不难改变成为多输入端的与非门 。它的主要特点是在电路的输入端采用了多发射极的BJT ，如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结 ，并可促使BJT进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。
　　下图是采用多发射极BJT用作３输入端TTL与非门的输入器件的一个实例。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时
，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。
1.传输特性

　　各种类型的TTL门电路，其传输特性大同小异，正如前面已经讨论过的，这里不再讨论。

2.输入和输出的高、低电压
4.扇入与扇出数

　　扇出数--门电路所能带负载个数，与非门输出端最多能接几个同类的与非门。
　　扇出数No取决于负载类型
　　　　　　灌电流负载：负载电流从外电路流入与非门
　　　　　　拉电流负载：负载电流从与非门流向外电路
①灌电流工作情况
　　下图表示TTL与非门的灌电流负载的情况。图中左边为驱动门,右边为负载门，当驱动门的输出端为逻辑0（低电压VOL）时，负载门由电源VCC通过Rb1、T1的发射结和输入端有电流IIL灌人驱动门T3的集电极，这就是灌电流负载的由来。不难理解，当负载门的个数增加时，总的灌电流IIL将增加，同时也将引起输出低电压VOL的升高。前已述
及TTL门电路的标准输出低电压VOL＝0.4V，这就限制了负载门的个数
。在输出为低电平的情况下，所能驱动的同类门的个数由下式决定：
②拉电流工作情况
　　当驱动门的输出为高电平时 ，将有电流IIH。从驱动门拉出而流至负载门。当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压的低限值VIH=2V。这样，输出为高电平时的扇出数可表示如下：
　　通常基本的TTL门电路，其扇出数约为10 ，而性能更好的门电路的扇出数最高可达30～50。
　　一般TTL器件的数据手册中，并不给出出数 ，而须用计算或用实验的方法求得，并注意在设计时留有余地，以保证数字电路或系统能正常地运行
　　通常，输出低电平电流IOL大于输出高电平电流IOH，NOL不等于NOH
，因而在实际工程设计中，常取二者中的最小值。

例：试计算基本的TTL与非门7410带同类门时的扇出数。

解：
　　（1）从TTL数据手册可查到7410的参数如下：
　　数据前的负号表示电流的流向，对于灌电流取负号，计算时只取绝对值。
　　（2）根据式（2.4.14）可计算低电平输出时的扇出数
5.传输延迟时间

　　这是一个表征门电路开关速度的参数，意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。
　　假设在门电路的输入端加入一脉冲波形、其幅度为0～VCC(单位为V)。相应的的输出波形如下图所示。通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历的时间分别用tPLH和tPHL表示，有时也采用平均传输延迟时间这一参数，即tPd＝(tPLH＋tPHL)／2。


6.功耗

　　功耗是门电路重要参数之一。
　　功耗有静态和动态之分。
　　所谓静态功耗指的是当电路没有状态转换时的功耗，即与非门空载时电源总电流ICC与电源电压VCC的乘积。
　　当输出为低电平时的功耗称为空载导通功耗PON；
　　当输出为高电平时的功耗称为截止功耗POFF；
　　PON总比POFF大。
　　至于动态功耗，只发生在状态转换的瞬间，或者电路中有电容性负载时，例如TTL门电路约有5PF的输入电容，由于电容的充、放电过程，将增加电路的损耗。
　　对于TTL门电路来说，静态功耗是主要的。

7.延时一功耗积

　　理想的数字电路或系统，要求它既具有高速度，同时功耗又低。在工程实践中，要实现这种理想情况是较难的。高速数字电路往往需要付出较大的功耗为代价。一种综合性的指标叫做延时一功耗积，用符号DP表示，单位为焦耳，即DP＝tPdPD。
　　式中tpd＝(tPLH＋tHL)／2，PD为门电路的功耗，一个逻辑门器件的DP的值愈小，表明它的特性愈接于理想情况。

8. TTL集成门电路的封装
六、TTL或非门、集电极开路门和三态门电路

1.TTL或非门

　　下图为TTL或非门的逻辑电路及其代表符号。
　　由图可见 ，或非逻辑功能是对TTL与非门的结构改进而来，即用两个 三极管T2A和T2B代替T2。
　　若两输入端为低电平，则T2A和T2B均将截止 ，iB3＝0，输出为高电平。
　　若A、B两输入端中有一个为高电平 ，则T2A或T2B将饱和 ，导致iB3＞0，iB3便使T3饱和 ，输出为低电平。这就实现了或非功能。即。

2.集电极开路门

　　在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与。
　　考察下图所示的情况。当将图中所示的两个逻辑门的输出连接在一起，并且当第一个门的输出为高电平（第一个门的T4导通），第二个门的输出为低电平（第二个门的T3导通）时，正如图中红线所示将出现一个大电流通道，很可能导致晶体管的损坏。
　　为了避免线与时的产生大电流，可以采用集电极开路门（简称OC门）来解决 。所谓集电极开路是指从TTL与非门电路的推挽式输出级中删去电压跟随器，如下图所示：
　　对于一个两输入端的OC门，其在电路中的符号可用下图来表示：
　　为了实现线与的逻辑功能，可将多个门电路输出管T3的集电极至电源VCC之间，加一公共的上拉电阻RP，如下图所示。为了简明起见，图中以两个OC门并联为例，其中图标“”表示集电极开路之意。
　　上拉电阻Rp的值可以这样来计算，主要考虑OC门必须驱动一定的拉电流或灌电流负载。有关这两类负载的概念前已讨论，这里仍然适用 ，所不同的是驱动门是由多个TTL门的输出端直接并联而成。当OC门中的一个TTL门的输出为低电平 ，其他为高电平时，灌电流将由一个输出BJT（如T1或T2）承担 ，这是一种极限情况，此时上拉电阻RP具有限制电流的作用。为保证IOL不超过额定值IOL(max)，必须合理选用RP的值。例如VCC＝5V，RP＝1kΩ，则IOL＝5mA。
　　另一方面，由于门电路的输出、输入电容和接线电容的存在，RP的大小必将影响OC门的开关速度。RP的值愈大，负载电容的充电时间常数亦愈大，因而开关速度愈慢。RP的最小值RP(min)可按下式来确定
：