完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 zht24kobe 于 2013-4-20 14:23 编辑
请教一下各位,FPGA的引脚电平(I/O standard)应该设置为多少呢,当然和芯片连接的时候可以参考芯片的说明,其他时候,比如LED,外接晶振,按键啊,这些时候电平设为多少合适,是不是越低越好,这样功耗少一些? |
|
相关推荐
1个回答
|
|
默认的是3.3VTTL电平,这要看你驱动什么东东哈!电平的高低并不决定功耗,还要看其驱动电流的大小,电平越低,其抗噪能力越小!
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-12 01:44 , Processed in 0.476880 second(s), Total 71, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号