[问答]

fpga的引脚电平问题

4705

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由 zht24kobe 于 2013-4-20 14:23 编辑请教一下各位，FPGA的引脚电平（I/O standard）应该设置为多少呢，当然和芯片连接的时候可以参考芯片的说明，其他时候，比如LED，外接晶振，按键啊，这些时候电平设为多少合适，是不是越低越好，这样功耗少一些？ 0
2013-4-20 14:21:33　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答举报 zht24kobe 相关推荐 • 为什么FPGA引脚全都输出高电平 16630 • FPGA输出引脚全为高电平 7483 • 如何在FPGA的引脚接入高电平信号\'1‘？ 14003 • 怎么给FPGA的I/O引脚初始状态默认设为低电平？ 6568 • FPGA输出管脚电平没有变化 4342 • 关于FPGA与AD芯片连接后的电平设定 3421 • KC705 FPGA如何配置引脚？ 2402 • FPGA配置引脚说明 6335 • FPGA怎么对引脚进行分块？DDR3与FPGA的引脚连接 8362 • 有关FPGA逻辑电平转换的问题 4108 1个回答

答案对人有帮助，有参考价值 0 默认的是3.3VTTL电平，这要看你驱动什么东东哈！电平的高低并不决定功耗，还要看其驱动电流的大小，电平越低，其抗噪能力越小！

2013-4-29 16:02:01 评论举报 soapes