完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
module counter(clk,rst,en);input clk,rst;output en;reg en;reg [3:0]count;always@(posedge clk or negedge rst)beginif(!rst)begin
en<='b0;count<='b0;endelsebeginif(count==15)//计数到15时EN输出 1,相当 于一个 分频器 beginen<=1;count<=0;endelsebeginen<=0;count<=count+1;endendendendmoudle
举报
zhping12
潇雨斜
VSVZDD
发布
如何使用CAN通信如何实现对变频器的控制?
1421 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题
1215 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1426 浏览 0 评论
FPGA做深度学习能走多远?
913 浏览 0 评论
奇怪的CPLD问题:能下载,不工作
2229 浏览 0 评论
高速总线背板设计
1429 浏览 34 评论
新技术VPX VME64总线介绍
5615 浏览 113 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 11:04 , Processed in 0.943736 second(s), Total 51, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com