完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
新手求救,这是一个很简单的程序,但是编译时老是说有错误,这是怎么回事,我用的是quartus 11 9.1版本
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENtiTY decoder IS PORT(A,B,C:IN BOOLEAN; Y:OUT BOOLEAN); END ENTITY decoder; ARCHITECTURE FUN OF decoder IS BEGIN PROCESS (A,B,C)IS BEGIN VARIABLE N:BOOLEAN; BEGIN IF A THEN N:=B; ELSE N:=C; END IF; Y<=N; END PROCESS; END ARCHITECTURE FUN; |
|
相关推荐
1个回答
|
|
library ieee;
use ieee.std_logic_1164.all; ENTITY decoder IS PORT(A,B,C:IN BOOLEAN; Y:OUT BOOLEAN); END ENTITY decoder; ARCHITECTURE FUN OF decoder IS begin PROCESS (A,B,C)IS VARIABLE N:BOOLEAN; BEGIN IF A THEN N:=B; ELSE N:=C; END IF; Y<=N; END PROCESS; END ARCHITECTURE FUN; 红色部件修改成这样就可以了。你的begin位置不对。我已经编译通过了。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1337 浏览 0 评论
418 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1488 浏览 1 评论
475 浏览 0 评论
1445 浏览 1 评论
4303 浏览 95 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 18:27 , Processed in 0.493266 second(s), Total 73, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191