完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2228
|
小弟出学verilog，有好多问题不懂啊。这里是从电子文档上直接赋值的程序
（1） module a(clk); //书上说这是一段自触发振荡器，按理说防出来的应该是一段0101波形啊？为什么全是1？连一开始的0也没有？是 output clk; //不是我仿真出了问题？可是我之前防过VHDL都没问题啊。 reg clk; initial #10 clk = 0; always @(clk) #10 clk <= ~clk; endmodule （2） module a(clk); output clk; reg clk; initial #10 clk = 0; always @(clk) #10 clk = ~clk; endmodule 为什么我用quartus9.0仿真出来的波形两个完全一样呢，都是1呢，即使是一样的，clk不也有10个单位等于0吗？有没有那个大牛能指点一二。小弟不胜感激。是不是我仿真出了问题呢？我是弄的功能仿真 
0
|
|
相关推荐
2个回答
|
|
|
这个要在modesim下仿真的吧~~~
|
|
|
|
|
|
|
|
|
2012-10-4 12:25:34
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1446 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1061 浏览 0 评论
2525 浏览 1 评论
2217 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2486 浏览 0 评论
1943 浏览 53 评论
6029 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1110
