完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
在测试LTC2500的过程中,发现32位有延迟滤波数据输出的指示引脚DRL输出异常,而24位无延迟输出的指示引脚busy正常输出。测试的配置是:PRE引脚高电平,SDI引脚低电平(配置成ssinc with DF=64,with DGC and DGE off)。给MCLK引脚施加f=100hz,占空比50%的方波,此时busy引脚有高电平跳变,可正常读取SDOB接口24位无延迟数据。但是DRL引脚异常,刚上电DRL引脚可以有2-5个高电平跳变(即每64个MCLK周期跳变一次),之后一直是低电平(此时busy引脚一直工作正常),大约2分钟以后,DRL引脚开始正常工作,以后会一直维持正常工作的状态。
请问是什么原因呢? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
1986 浏览 0 评论
1194 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
746 浏览 0 评论
1894 浏览 0 评论
1826 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 18:32 , Processed in 0.603975 second(s), Total 75, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
574