完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
75M不算高速。时序见手册第4页，输入时钟同时用作随路时钟（就是把CLK既用作输入又用作输出），下降沿采样。Lay板的时候把D0~D9+CLK走表面，短线，等长，连接到FPGA侧。
|
|
|
|
|
|
这颗芯片没有类似于DRDY的引脚或功能，只能靠CLK的沿去锁数据了。由第4页图，第N个模拟量，要经过5个时钟周期才能出现在输出上。
|
|
|
|
|
|
|
|
|
|
|
|
设计ADS828E的高速PCB板时，需要注意以下几个关键问题：
1. 布局（Layout）： - 将ADS828E芯片、FPGA芯片和电源放置在PCB板的中心位置，以减少信号传输距离和干扰。 - 尽量保持信号线短且直，以减少信号损耗和干扰。 - 将模拟信号线和数字信号线分开布局，避免相互干扰。 2. 电源设计： - 为ADS828E和FPGA提供稳定的电源，可以使用线性或开关电源模块。 - 使用去耦电容（如0.1uF和10uF）靠近芯片的电源引脚，以减少电源噪声对信号的影响。 3. 地线设计： - 为模拟地和数字地分别设计独立的地线，以减少地线噪声。 - 在PCB板的边缘添加地线，形成地线环，以提高抗干扰能力。 4. 信号完整性（SI）和电磁兼容性（EMC）： - 遵循差分信号线规则，保持差分信号线的长度、宽度和间距一致，以减少差分不平衡。 - 使用高速信号线布线规则，如阻抗匹配、避免直角走线等。 - 在高速信号线附近添加屏蔽层，以减少电磁干扰。 5. 时钟和同步： - 确保时钟信号的稳定性和同步性，可以使用专用的时钟分配网络（如H-Tree）。 - 避免时钟信号线过长，以减少时钟偏移和抖动。 6. 操作时序： - 根据ADS828E的数据手册，了解其操作时序要求，如采样时钟、数据输出时钟等。 - 在FPGA中实现相应的控制逻辑，以满足ADS828E的操作时序要求。 7. 测试和调试： - 在设计过程中，使用仿真工具（如Cadence、Mentor等）进行信号完整性和电源完整性仿真，以验证设计的正确性。 - 在实际硬件中进行测试和调试，使用示波器、逻辑分析仪等工具检查信号质量和时序。 总之，在设计ADS828E的高速PCB板时，需要关注布局、电源、地线、信号完整性、电磁兼容性、时钟和同步等方面，以确保信号质量和系统稳定性。同时，参考ADS828E的数据手册，了解其操作时序要求，并在FPGA中实现相应的控制逻辑。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
553 浏览 0 评论
1616 浏览 0 评论
2049 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1516 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1343 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1760浏览 29评论
2787浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1726浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1637浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1647浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
280
评论
淘帖
1648
