[问答]

使用DAC34H84 datasheet提供的参考上电配置顺序同步不了，datasheet上提供的同步顺序还有问题？

问答对人有帮助，内容完整，我也想知道答案 0 最近遇到在使用多片DAC34H84时，多片DAC的输出不能同步的问题，很是苦恼。现在有些问题需要帮忙确认一下，谢谢啦！先叙述一下大概的架构，一个时钟分配芯片提供各个DAC 的DACCLK（用于内部PLL的参考时钟，到每个DAC的路径等长），FPGA提供DATA，DATACLK，ISTR和SYNC信号，ISTR和SYNC都是单脉冲，脉冲宽度和建立保持时间能满足datasheet中的要求的。使用的是双同步源模式，ISTR同步FIFO的写指针，OSTR（PLL的N分频）同步FIFO的读指针。SYNC同步PLL的N分频器。 1、使用DAC34H84 datasheet提供的参考上电配置顺序同步不了，datasheet上提供的同步顺序还有问题？ 2、在datasheet中的P71 STEP33,同时提供DATA，DATACLK，ISTR和SYNC信号，我觉得是不是应该先提供SYNC来初始化PLL的N分频器，这样的话所有的DAC内部的OSTR应该就能保持同步了，然后提供其他信号呢？ 3、在提供ISTR时是不是也有讲究，我觉得ISTR应该跟OSTR是不是有时序关系（datasheet上没说），不能随便给，不然会存在，假如此时提供了ISTR使FIFO的写指针在初始位置，四个DATACLK时钟后OSTR的上升沿到来就会产生读写指针冲突，我的假设还有道理？ 4、在DAC的使用中没有使用到NCO，当把它旁路掉，在同步时需要注意什么吗？同样还有QMC 5、在DAC的使用中没有使用到极性校验，所以在使用中就使能了单极性使能，我在0x07寄存器中的相应位置的警告也mask了，但是还是会报极性校验警告，我改成双极性使能就不报了，为什么呢，屏蔽没有效果吗。 6、0x05寄存器在配置的过程中用全零清除过了，但是还是读出来的数值还是会有警告报出来，等手动再清除一下后就不会出现了报警了，是此时的DAC就是存在冲突的状态，还是没有冲突的状态而只是0x05寄存器的特点呢？？ 0 本主题由 Harmony技术专家于 2025-1-15 16:24 审核通过
2025-1-15 07:12:43　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报俞舟群相关推荐 • 如何充分发挥DAC34H84+TRF3705系统的线性性能？ 1416 • Omap-l138上电疑问 1978 • s5pv210上电顺序是怎么控制的 1108 • Image sensor上电顺序电源电路设计 6660 • AD9689芯片DDC抽取滤波器进行多芯片同步时使用什么信号进行复位同步？ 492 • s5pv210上电顺序是怎么控制的 2414 • 两路DAC570无法同步的原因是什么？ 376 • 使用两片AD9739做同步，按照datasheet page48方式配置，上电两片的输出相位不固定是为什么？ 563 • 造成AD5290模拟端无响应的原因是什么？ 539 • 请问AD5290模拟端无响应可能是什么原因？ 2062 2个回答

答案对人有帮助，有参考价值 0 1.按照手册49~53页的指导应该是可以的，DAC348X系列有专门针对多片同步进行设计的；请注意你使用的是哪种时钟和同步模式；请给出你的详细配置和原理图； 2 。基本配置写完后在同步之前是要提供数据和数据时钟，同步信号使其工作起来， 3。ISTR是有时序要求的，不能乱给，参考Figure 51. 4.该模块同步源选择应与其他有同步要求的模块一致； 5。In dual parity mode, alarm indicating a parity error on the A word. In single parity mode, alarm on the 32-bit data captured on the rising edge of DATACLKP/N. 请注意手册68页一句话Unmask those alarms that will generate a hardware interrupt through the ALARM pin in config7.因此只是不被ALARM PIN判决条件，寄存器的状态无法被mask掉。 6。配置过后到数据时钟稳定之前还是会有警告，因此还是会被记录下来，可以手动再清楚。

2025-1-15 16:19:46 评论举报李雪

答案对人有帮助，有参考价值 0 根据您的描述，您在使用多片DAC34H84时遇到了输出不同步的问题。您已经按照datasheet提供的参考上电配置顺序进行操作，但仍然无法实现同步。以下是一些建议和可能的问题点，供您参考： 1. 检查时钟分配芯片：确保时钟分配芯片提供的DACCLK信号在各个DAC之间是等长的，并且时钟信号的稳定性和相位一致性满足要求。 2. 检查FPGA提供的DATA、DATACLK、ISTR和SYNC信号：确保这些信号的脉冲宽度和建立保持时间满足datasheet中的要求。同时，检查信号的完整性和时序，确保没有延迟或抖动问题。 3. 双同步源模式：您提到使用的是双同步源模式，ISTR同步FIFO的写指针，OSTR（PLL的N分频）同步FIFO的读指针。请确保ISTR和OSTR信号的同步关系正确，以及它们与DAC34H84的内部PLL和FIFO的同步关系正确。 4. SYNC信号：您提到SYNC信号用于同步PLL的N分频器。请确保SYNC信号的时序和脉冲宽度满足datasheet中的要求，并且与其他信号（如ISTR和OSTR）的同步关系正确。 5. 检查DAC34H84的配置：请仔细检查DAC34H84的配置寄存器设置，确保所有参数（如输出模式、参考电压等）都按照datasheet的要求进行设置。 6. 检查电源和地：确保DAC34H84的电源和地连接正确，没有噪声或干扰问题。 7. 检查PCB布局：检查PCB布局是否合理，特别是信号线的走线、过孔和阻抗匹配等，以减少信号完整性问题。 8. 调试和测试：在调试过程中，可以使用示波器等工具观察各个信号的波形，以便更好地定位问题。如果以上建议仍然无法解决问题，建议您联系DAC34H84的制造商或技术支持，以获取更专业的帮助。希望这些建议对您有所帮助！

2025-1-15 18:03:01 评论举报 zhongnian