[问答]

ADS131E04采样率由1KHz提高到16KHz时，DRDY输出信号的频率由1ms一次变成4ms一次，为什么？

问答对人有帮助，内容完整，我也想知道答案 0 用ADS131E04芯片进行采样时，使用SPI接口进行数据通信，使用1KHz采样率，SPI时钟频率为2.048MHz时，DRDY引脚输出1ms一次，读取的AD采样值正常； 1、将采样率由1KHz提高到16KHz时，把SPI的时钟频率由2.048MHz提高到16.384MHz时，用示波器观察DRDY引脚的输出，发现DRDY输出信号的频率由1ms一次变成4ms一次； 2、再将SPI的时钟频率由2.048MHz改成4.096MHz时，其中采样率也为16KHz，DRDY输出信号的频率变成500ns一次（正常），不知道这是为什么？猜想： 1、因为ADC芯片的主频为2.048MHz，会不会是SPI时钟频率太高，造成DRDY输出出错，即AD采样出错？ 2、会不会因为寄存器配置出错造成上述现象？ 3、还是说有其他可能？ 0 本主题由 Harmony技术专家于 2025-1-10 10:16 审核通过
2025-1-10 06:38:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答举报崔映芬相关推荐 • 用ADS131E04芯片进行1KHz的采样，得到的采样数据仿真后发现完全看不出正弦波的样子，为什么？ 375 • 怎样利用Systick执行1ms执行一次用户函数的功能呢？ 1313 • 需要1ms通过spi和adc进行一次通讯，怎么操作？ 584 • 请问freertos测试外部1KHz频率，会不会让系统负荷加重？ 463 • ADC的分辨率可以通过采样的方式提高吗？ 4489 • 不加等待，一次循环最少需要多少时间，能少于1ms吗？ 4898 • C6748的ADS131E04驱动程序不能正常读出数据 3331 • MPU6500使用DMP读取6轴数据，FIFO更新率基本是在30ms变化一次，为什么？ 7023 • 请问ADS131E08S从启动AD转换到转换结束到底需要多长的时间？ 329 • ads131数据手册描述的采样率最高128k指的是4个采样通道均为128k还是4个采样通道总共128k呢？ 381 2个回答

答案对人有帮助，有参考价值 0 好啊, 有猜想, 说明自己分析了一下, 进一步作验证呀, 可以调低 SPI 频率测试看看

2025-1-10 10:02:11 评论举报王淑兰

答案对人有帮助，有参考价值 0 在分析这个问题之前，我们需要了解ADS131E04芯片的一些基本特性。ADS131E04是一款24位高精度模数转换器（ADC），具有可编程的采样率和数据输出速率。DRDY（数据就绪）引脚是一个输出信号，表示ADC已经完成了一次采样并且数据已经准备好被读取。现在我们来分析这个问题： 1. 当采样率从1KHz提高到16KHz时，理论上DRDY引脚的输出频率应该从1ms一次变为4ms一次。这是因为采样率提高了16倍，所以每次采样之间的时间间隔应该减少到原来的1/16。但是，实际上DRDY引脚的输出频率变为了4ms一次，这可能是因为SPI时钟频率的提高导致了DRDY输出信号的频率变化。 2. 当SPI时钟频率从2.048MHz提高到16.384MHz时，DRDY引脚的输出频率变为了4ms一次。这可能是因为SPI时钟频率的提高导致了数据通信速率的提高，从而影响了DRDY引脚的输出频率。这种情况下，可能需要调整SPI时钟频率以确保DRDY引脚的输出频率与预期一致。 3. 当SPI时钟频率从2.048MHz改为4.096MHz时，采样率仍为16KHz，DRDY引脚的输出频率变为了500ns一次（正常）。这可能是因为在这个SPI时钟频率下，数据通信速率与采样率相匹配，从而使得DRDY引脚的输出频率恢复正常。综上所述，这个问题可能是由于SPI时钟频率与采样率之间的不匹配导致的。在实际应用中，需要根据ADC芯片的特性和数据通信速率的要求，选择合适的SPI时钟频率以确保DRDY引脚的输出频率与预期一致。同时，也需要考虑ADC芯片的主频和数据通信速率的限制，以避免出现数据丢失或错误。

2025-1-13 17:54:11 评论举报刘静