完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
3个回答
|
|
|
应该和digital I/O电平一直，最好加个逻辑器件整下形。
|
|
|
|
|
|
时钟的高低电平就是digital input的Vih和Vil啊，Vih（min）=0.7IOVDD=0.7*3.3=2.31V。Vil（max）=0.3IOVDD=0.3*3.3=0.99V。
|
|
|
|
|
|
1. 对于ADS1278，其IOVDD为3.3V。通常情况下，数字输入/输出的电平范围与时钟输入的电平范围是一致的。因此，您的时钟输入电平范围应该在0V到3.3V之间。但是，为了确保稳定性和可靠性，建议您将时钟输入电平保持在1/3 VDD到2/3 VDD之间，即1.1V到2.2V之间。
2. 对于27MHz时钟方案，您打算使用温补有源晶振。晶振输出波形在0.5V到1.15V之间，这个电平范围可能不足以满足ADS1278的时钟输入要求。因此，您需要对晶振输出进行电平转换，使其满足1.1V到2.2V的电平范围。 您可以考虑使用比较器或缓冲器来实现这一目的。以下是一些建议： 1. 比较器：您可以选择一个双电源供电的比较器，如LM393。将晶振输出连接到比较器的正输入端，然后将1.1V和2.2V分别连接到比较器的负输入端和反相输出端。这样，当晶振输出低于1.1V时，比较器输出将为高电平（接近3.3V），当晶振输出高于2.2V时，比较器输出将为低电平（接近0V）。 2. 缓冲器：您可以选择一个具有电平转换功能的缓冲器，如SN74LVC2G04。将晶振输出连接到缓冲器的输入端，然后将1.1V和2.2V分别连接到缓冲器的两个输出端。这样，缓冲器将根据晶振输出的电平自动调整输出电平，使其满足1.1V到2.2V的电平范围。 请注意，这些建议仅供参考，具体方案可能需要根据您的实际应用和电路设计进行调整。希望这些信息对您有所帮助！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
549 浏览 0 评论
1613 浏览 0 评论
2047 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1513 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1337 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1756浏览 29评论
2781浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1724浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1634浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1645浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
205
评论
淘帖
2936
