[问答]

LM98640到底按照什么时序采集才能正确实现串转并？

问答对人有帮助，内容完整，我也想知道答案 0 自制FPGA数据采集板，通过txtfrm和txtclk采集输出LVDS数据，怎么有错，因为输出时钟是个假320MHz（INCLK=40MHz），每个点只有7个时钟，差一个，到底按照什么时序采集才能正确实现串转并？ 0 本主题由 Harmony技术专家于昨天 16:26 审核通过
昨天 07:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 59 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 wang21cj 该类别下有 46 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 zhhx1985 该类别下有 41 个回答。邀请回答风动影随该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答 HengDu 该类别下有 38 个回答。邀请回答举报河神大人相关推荐 • 74HC595芯片串转并该如何去实现呢 1620 • 怎么用labview编程来实现74HC595串转并输出？请高人指导 3343 • 请问精确的数据采集如何准确实现？ 1515 • quartus用原理图描述后功能仿真没有波形时序仿真波形正确 8337 • McASP采集这样的时序，是按照16bit采集，还是32bit采集？从Linux用户空间看，采集进来的数据是16bit还是32bit？ 2727 • 步进电机的使能端用什么芯片串转并控制？！ 6682 • 请问一下如何发现并解决FPGA设计中的时序问题？ 556 • 在FPGA中模拟SPI接口要如何保证这个时序要求呀？ 2030 • AD7790用SPI采集不到数 1716 • AD4355-2按照寄存器软件值，并按datasheet的初始化时序进行设置，但信号没有 1191 2个回答

答案对人有帮助，有参考价值 0 好象没有太看明白你的问题, 如何是假信号了呢? 手册给出了时序了呀

昨天 11:29 评论举报尚继鹏

答案对人有帮助，有参考价值 0 为了正确实现串转并，您需要确保您的FPGA数据采集板遵循正确的时序。以下是一些建议和步骤，以帮助您解决这个问题： 1. 确定时钟频率和数据速率：首先，您需要确定您的系统所需的时钟频率和数据速率。在您的例子中，您提到了320MHz的输出时钟和40MHz的输入时钟。确保您的FPGA板和所有相关组件都能支持这些频率。 2. 选择合适的串转并（SERDES）IP核：根据您的需求，选择一个合适的串转并IP核。确保该IP核支持您的数据速率和时钟频率。在Xilinx FPGA中，您可以使用Xilinx的GTP/GTX/GTH收发器来实现高速串行数据传输。 3. 配置串转并IP核：在您的FPGA设计中，配置串转并IP核以满足您的时序要求。这可能包括设置数据宽度、时钟频率、数据速率等参数。 4. 确保时钟同步：在您的设计中，确保输入时钟（40MHz）和输出时钟（320MHz）是同步的。这可以通过使用PLL（相位锁定环）或其他时钟管理技术来实现。 5. 验证时序：在您的FPGA设计中，使用时序分析工具（如Xilinx的TimeQuest）来验证您的设计是否满足时序要求。这将帮助您确保您的串转并实现是正确的。 6. 调试和测试：在实际硬件上测试您的FPGA数据采集板，以确保它能够正确地实现串转并。如果出现问题，使用调试工具（如Xilinx的ILA或Vivado的Debug Probe）来诊断问题所在。关于您提到的每个点只有7个时钟，差一个的问题，您需要确保您的串转并IP核配置正确，以便在每个数据点之间正确地插入时钟周期。您可能需要调整您的IP核配置或时钟管理逻辑，以确保每个数据点之间有足够的时钟周期。总之，要正确实现串转并，您需要确保您的FPGA数据采集板遵循正确的时序，并使用合适的串转并IP核。通过遵循上述步骤，您应该能够解决您的问题并实现正确的串转并。

昨天 18:04 评论举报爱吃果冻