完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在空闲时为高阻, 建议上拉或下拉, 但如果通信的时候不是高阻做高电平,上下拉对通信就不影响
|
|
|
|
1)SDO作为输出引脚,空闲时不需要上拉或下拉。
2)SPI时序参数中的tODZ和tOZD的测试条件是,驱动10pF的容性负载。 在datasheet Page13的最下面有备注: SDO loaded with 10 pF load capacitance for SDO timing specifications. |
|
|
|
问题1:AMC7836的SDO在空闲时为高阻,请问是否建议作上拉或者下拉?(我看手册中典型电路好像没有上拉)然后,请问如果不作上下拉对芯片正常SPI通信是否存在较大风险?
答:对于AMC7836的SDO(数据输出)引脚,其在空闲时为高阻态。在这种情况下,建议根据实际应用场景和电路设计来决定是否需要上拉或下拉电阻。以下是一些建议: 1. 如果电路中其他部分能够保证SDO引脚在空闲时保持稳定的电平状态,那么可以不使用上拉或下拉电阻。 2. 如果电路中存在噪声干扰或者信号不稳定的情况,建议使用上拉或下拉电阻来稳定SDO引脚的电平状态,以降低误操作的风险。 3. 在实际应用中,如果不使用上拉或下拉电阻,可能会对芯片的正常SPI通信产生一定影响,例如信号不稳定、抗干扰能力降低等。因此,在设计时需要权衡利弊,根据实际需求来决定是否使用上拉或下拉电阻。 问题2:请问AMC7836的SPI时序参数中的tODZ和tOZD在测试时是否对SDO信号线作了上拉或者下拉?(没有加上下拉的时候难以采到SDO的driven to tri-state 的边沿) 答:在AMC7836的SPI时序参数中,tODZ(输出数据保持时间)和tOZD(输出三态保持时间)是两个重要的时序参数。在测试时,是否对SDO信号线进行上拉或下拉取决于实际的测试需求和电路设计。 1. 如果测试目的是为了验证SDO引脚在空闲时的高阻态特性,那么可以不使用上拉或下拉电阻,以观察SDO引脚在空闲时的电平状态。 2. 如果测试目的是为了验证SDO引脚在正常通信时的信号质量,那么建议使用上拉或下拉电阻来稳定SDO引脚的电平状态,以降低误操作的风险。 3. 在实际测试中,如果没有使用上拉或下拉电阻,可能会难以采集到SDO引脚的driven to tri-state的边沿。这是因为在没有上拉或下拉电阻的情况下,SDO引脚的电平状态可能会受到电路中其他部分的影响,导致信号不稳定。因此,在测试时需要根据实际需求来决定是否使用上拉或下拉电阻。 总之,在设计和测试AMC7836时,需要根据实际应用场景和电路设计来决定是否使用上拉或下拉电阻。在某些情况下,使用上拉或下拉电阻可以提高信号稳定性和抗干扰能力,降低误操作的风险。但在某些情况下,不使用上拉或下拉电阻也可以满足测试需求。因此,需要根据具体情况来权衡利弊,做出合适的决策。 |
|
|
|
只有小组成员才能发言,加入小组>>
291 浏览 1 评论
502 浏览 2 评论
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
735 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
632 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1102 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
212浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
168浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
41浏览 13评论
在使用3254进行录音的时候出现一个奇怪的现象,右声道有吱吱声,请教一下,是否是什么寄存器设置存在问题?
144浏览 13评论
TLV320芯片内部自带数字滤波功能,请问linein进来的模拟信号是否是先经过ADC的超采样?
148浏览 12评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-13 04:42 , Processed in 1.652177 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号