[问答]

DAC8822输出有过冲怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 DAC8822寄存器值从高变低时（比如8147到7EB9），其后级输出下降沿会带有一个比较大的过冲，见图，当然手册里面也提到这个问题，但是幅值远远没有这么大。DAC后级是一个IV转换器，用的是二象限模式，数据端口通过FPGA给数据，供电3.3V。我们已经验证了硬件电路OK，问一问这个过冲有没有可能是FPGA逻辑带来的？或者有没有解决办法，先谢谢了 0 本主题由 Harmony技术专家于 2024-11-23 11:45 审核通过
2024-11-22 10:17:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 58 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 wang21cj 该类别下有 46 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 41 个回答。邀请回答 zhhx1985 该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答风动影随该类别下有 40 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 lifei639156 该类别下有 38 个回答，其中被选为最佳答案 1 次。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答举报李斌相关推荐 • LM6172上下电时，运放的输出有过冲下冲，是什么原因?怎么解决？ 235 • 使用DAC61416输出方波电压时,输出存在很大的过冲如何解决？ 243 • 用speed 2000仿真FPGA和AD9643之间的数据线，AD9643输出有明显的一个过冲是怎么回事？ 342 • 仿电源启动时出现过冲怎么解决？ 1477 • AD9779A输出有问题 3733 • 电阻器梯形结构：R-2R DAC与MDAC架构 5784 • RK3399是怎样添加RTL8822cs模块驱动的 3169 • DAC121S101接到恒流源输入端后满幅输出异常是什么原因引起的？ 44 • DC/DC电源输出与LDO电源输出有哪些不同呢 2021 • RK3399硬件替换芯片rtl8822cs点pown on无反应是为什么 1879 1个回答

答案对人有帮助，有参考价值 0 DAC8822输出过冲的问题可能由多种因素引起，包括FPGA逻辑、电源噪声、布线问题等。以下是一些建议和解决方案，希望能帮助您解决这个问题： 1. FPGA逻辑优化： - 确保FPGA的时钟频率和数据更新速率适中，避免过快的数据更新导致过冲。 - 对FPGA的输出信号进行去抖动处理，以减少由于信号不稳定引起的过冲。 - 检查FPGA的逻辑设计，确保没有错误的信号处理或时序问题。 2. 电源噪声： - 检查电源供应是否稳定，是否存在噪声问题。如果需要，可以增加电源滤波器以减少噪声。 - 确保DAC8822的电源引脚与FPGA的电源引脚之间有足够的去耦电容。 3. 布线问题： - 检查PCB布线是否存在不合理的地方，如过长的信号线、过近的信号线等，这些都可能导致信号反射和过冲。 - 尽量使用差分信号传输，以减少信号干扰。 4. 硬件设计优化： - 在DAC8822的输出端增加一个低通滤波器，以减少高频噪声和过冲。 - 检查IV转换器的二象限模式设置是否正确，以及是否需要调整其参数以减少过冲。 5. 软件调试： - 在FPGA的软件代码中，尝试使用不同的数据更新策略，如逐步减小数据更新步长，以减少过冲。 - 检查FPGA的软件代码，确保没有错误的数据处理或时序问题。综上所述，DAC8822输出过冲的问题可能由多种因素引起，需要从硬件和软件两个方面进行排查和优化。希望以上建议能对您有所帮助。

2024-11-23 16:31:19 评论举报王静