完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
4个回答
|
|
|
是的，在ila里面看DCLK（已经在fpga内部实现差分转单端）是频率不稳定的，而且占空比也不稳定，同时还伴有一定时间的持续为低电平现象。但是示波器看dclkm dclkp貌似就挺稳定的（不过波形不完全是方波，是类似方波）
|
|
|
|
|
|
那用示波器测量DCLK（FPGA内部实现差分转单端）的波形怎么样？
因为我觉得这个问题很奇怪，不是说使用不同的测试仪器导致波形或占空比的稳定与否。 那针对ILA或示波器，我想就测试同样的信号，比如同时测量差分信号，或者同时测量差分转单端的信号，比较下是否一致？ |
|
|
|
|
|
方便将示波器测试的DCLKM和DCLKP的波形附上看下吗？
|
|
|
|
|
|
您好，根据您的描述，FPGA接收ADC的DCLKP和DCLKM引脚时，DCLK信号出现规律性持续为0，且在有DCLK信号时波形并不是恒定的。这种情况可能是由以下几个原因导致的：
1. 时钟信号抖动（Jitter）：时钟信号抖动是指时钟信号的周期性波动。在您的案例中，DCLK信号的不稳定可能是由于时钟信号抖动引起的。时钟抖动可能是由于时钟源的不稳定、信号传输过程中的干扰或者FPGA内部的时钟分配问题导致的。 2. FPGA内部时钟分配问题：FPGA内部的时钟分配可能会影响到DCLK信号的稳定性。如果FPGA内部的时钟分配存在问题，可能会导致DCLK信号的不稳定。您可以尝试调整FPGA内部的时钟分配设置，以提高DCLK信号的稳定性。 3. 信号完整性问题：信号完整性问题是指信号在传输过程中受到干扰、衰减或者反射等问题。这些问题可能会导致DCLK信号的不稳定。您可以尝试优化信号传输路径，例如使用屏蔽线、减少信号长度、增加信号完整性措施等，以提高DCLK信号的稳定性。 4. 电源和地线问题：电源和地线问题可能会导致DCLK信号的不稳定。您需要确保FPGA和ADC的电源和地线连接良好，以避免电源噪声和地线反弹对DCLK信号的影响。 5. 示波器测量误差：示波器测量误差可能会导致您观察到的DCLK信号波形与实际波形存在差异。您可以尝试使用不同的示波器或者测量方法，以排除示波器测量误差的影响。 综上所述，您可以尝试从时钟信号抖动、FPGA内部时钟分配、信号完整性、电源和地线以及示波器测量误差等方面进行排查和优化，以提高DCLK信号的稳定性。希望这些建议对您有所帮助。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
336 浏览 1 评论
529 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
774 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
651 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1130 浏览 1 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
56浏览 29评论
134浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
252浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
201浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
57浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
68
评论
淘帖
64
