[问答]

CDCE72010运行一段时间后PLL_LOCK失锁怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 1、小批量试产，有一块板卡CDCE72010开机一段时间后PLL失锁，其他9片板卡均正常。不知道这个板子发生了什么问题，如下为原理图、晶振、PLL参数能帮忙看下，从那几个方面入手分析一下么，多谢了 0 本主题由 Harmony技术专家于 2024-11-13 10:30 审核通过
2024-11-13 06:00:53　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 54 个回答。邀请回答普罗旺斯的薰衣草该类别下有 53 个回答。邀请回答 heks 该类别下有 50 个回答。邀请回答 lksas 该类别下有 43 个回答。邀请回答 wang21cj 该类别下有 40 个回答。邀请回答 fdhsfagd 该类别下有 40 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 hgimtk 该类别下有 38 个回答。邀请回答 huzp_bbs 该类别下有 38 个回答。邀请回答 chm5 该类别下有 37 个回答。邀请回答 ggfx 该类别下有 37 个回答。邀请回答 caoguiqun 该类别下有 36 个回答。邀请回答 lifei639156 该类别下有 36 个回答，其中被选为最佳答案 1 次。邀请回答 HengDu 该类别下有 36 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 kingnet6688 该类别下有 35 个回答。邀请回答 kghfh 该类别下有 35 个回答。邀请回答站着幻想该类别下有 35 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 ufydsyfsf 该类别下有 34 个回答。邀请回答举报 hxjq 相关推荐 • 为什么CDCE72010时钟频率增加3/2会导致DAC中产生的正弦波频率降低2/3？ 1512 • CDCE72010时钟频率问题 4511 • 电荷泵锁相环电路锁定检测的基本原理，影响锁相环数字锁定电路的关键因子是什么？ 2398 • 锁相环频率合成器跳频工作一段时间后失锁 3584 • 使用labview调用python运行一段时间后，报错 3725 • AD9957锁相环一直失锁 3619 • AD9957在正交模式时的数据输入出现问题 2198 • 串口运行一段时间无法接收数据 9059 • 伺服电机原点位置在运行一段时间后发生偏移怎么解决？ 5588 • STC使用一段时间后真的会掉固件吗？ 478 2个回答

答案对人有帮助，有参考价值 0 您好，这个现象很容易复现吗？您可以用示波器看下失锁时PRI_REF 或者 SEC_REF输入时钟、VCXO_IN是否存在干扰、抖动

2024-11-13 10:09:44 评论举报彭逸晨

答案对人有帮助，有参考价值 0 针对您提到的CDCE72010运行一段时间后PLL_LOCK失锁的问题，我们可以从以下几个方面进行分析和排查： 1. 晶振问题：首先检查晶振是否正常工作。晶振是PLL的时钟源，如果晶振出现问题，可能会导致PLL失锁。您可以检查晶振的频率、负载电容等参数是否符合要求，以及晶振的供电是否稳定。 2. 电源问题：检查电源是否稳定，是否存在电压波动或噪声。不稳定的电源可能会导致PLL失锁。您可以使用示波器测量电源电压，确保其在规定的范围内。 3. 地线问题：检查地线是否接地良好，是否存在地线环路或地线噪声。地线问题可能会导致PLL失锁。您可以检查地线布局，确保地线接地良好，避免地线环路。 4. 信号完整性问题：检查信号完整性，确保信号在传输过程中没有受到干扰。信号完整性问题可能会导致PLL失锁。您可以使用示波器测量信号波形，检查是否存在失真、抖动等问题。 5. 板卡布局问题：检查板卡布局是否合理，是否存在信号干扰或电磁干扰。不合理的板卡布局可能会导致PLL失锁。您可以检查板卡布局，确保信号线与电源线、地线等保持一定的距离，避免信号干扰。 6. 软件问题：检查软件设置是否正确，是否存在软件故障。软件问题可能会导致PLL失锁。您可以检查软件设置，确保PLL参数设置正确，没有软件故障。 7. 硬件故障：如果以上检查都没有问题，那么可能是硬件故障。您可以检查CDCE72010芯片是否有损坏，或者与其他正常工作的板卡进行对比，找出可能的硬件故障。通过以上几个方面的排查，希望能帮助您找到问题的原因并解决PLL_LOCK失锁的问题。如果问题仍然存在，建议您联系芯片厂商的技术支持，寻求专业的帮助。

2024-11-13 17:09:14 评论举报李明