[问答]

LMK04821遇到的问题求解

问答对人有帮助，内容完整，我也想知道答案 0 LMK04821问题： 1、两级锁相环的分频器输出波形占空比不是50％，基本为(n-1):1； 2、PLL1无法锁定; 3、PLL2在特定鉴相频率下能锁定； 4、拉SYNC管脚对齐device clock,不生效； 0 本主题由 Harmony技术专家于 2024-11-11 17:21 审核通过
2024-11-11 06:52:05　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 55 个回答。邀请回答普罗旺斯的薰衣草该类别下有 54 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 lksas 该类别下有 45 个回答。邀请回答 chm5 该类别下有 44 个回答。邀请回答 hgimtk 该类别下有 42 个回答。邀请回答 fdhsfagd 该类别下有 40 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 ggfx 该类别下有 40 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 huzp_bbs 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 38 个回答。邀请回答站着幻想该类别下有 38 个回答。邀请回答 zhhx1985 该类别下有 38 个回答。邀请回答 K_Ming 该类别下有 38 个回答。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答 HengDu 该类别下有 38 个回答。邀请回答 lifei639156 该类别下有 37 个回答，其中被选为最佳答案 1 次。邀请回答举报江左盟相关推荐 • 时序至关重要：怎么提高JESD204B时钟方案的性能 1796 • LMK61xx Oscillator Programming Tool可以用于LMK61E08的寄存器配置吗？ 104 • 使用LMK04828芯片遇到的几个问题求解答 163 • 用PLLatinum设计LMK03328环路滤波器遇到的疑问求解 156 • 求助，关于LMK5B12204同步相位调整问题求解 108 • 基于lmk03806的高性能可编程时钟发生器的设计与fpga实现毕... 3129 • LMK03318的单端输入参考时钟设计是否有问题？ 165 • 请问LMK1C1104的时钟Yn输出阻抗多少？ 163 • ADS 2011.10版本无法加载lmk04828 IBIS模型，为什么？ 167 • 如何消除双回路PLL低噪音时钟抖动？ 753 2个回答

答案对人有帮助，有参考价值 0 您好，您是使用的自己的板子还是LMK04821EVM ？您是要实现什么功能？输入信号是什么？您是怎样配置的呢？您是否使用了编程工具？如果有的话，是否可以附上配置截图

2024-11-11 16:12:26 评论举报林旭

答案对人有帮助，有参考价值 0 针对您提到的LMK04821遇到的问题，我将逐一进行分析和解答： 1. 两级锁相环的分频器输出波形占空比不是50％，基本为(n-1):1：这可能是因为分频器的设置不正确或者存在硬件问题。您需要检查分频器的设置参数，确保它们符合预期的占空比要求。如果硬件存在问题，可能需要更换分频器或检查电路连接。 2. PLL1无法锁定：这可能是由于输入信号的频率、相位噪声或抖动过大，导致PLL1无法锁定。您可以尝试调整输入信号的参数，或者检查PLL1的配置参数，确保它们正确无误。此外，检查电源和地线连接是否稳定，以及是否存在电磁干扰。 3. PLL2在特定鉴相频率下能锁定：这可能是因为PLL2的锁定范围较窄，只能在特定频率下锁定。您可以尝试调整PLL2的配置参数，扩大其锁定范围。同时，检查输入信号的频率是否在PLL2的锁定范围内。 4. 拉SYNC管脚对齐device clock,不生效：这可能是因为SYNC管脚的配置不正确或者存在硬件问题。您需要检查SYNC管脚的配置参数，确保它们正确无误。如果硬件存在问题，可能需要更换SYNC管脚或检查电路连接。综上所述，针对这些问题，您需要逐一检查硬件和软件配置，确保它们正确无误。如果问题仍然存在，可能需要寻求专业技术支持。

2024-11-11 17:44:44 评论举报王桂英