[问答]

CDCE62005按默认配置，无输出无PLL_LOCK是怎么回事？

问答对人有帮助，内容完整，我也想知道答案 0 采用AUX_IN输入25MHz时钟，外部配置引脚如图均设为高电平（经测量确为高电平），芯片寄存器为默认，希望能实现芯片手册示例中的输出（156.25MHz和125MHz等输出）。经测量芯片供电正常，输入时钟正确给入，但都无输出，且PLL_LOCK始终为低电平。求问可能是出了什么问题？ 0
2024-11-8 07:07:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报陈超相关推荐 • CDCE62005第0通道没有时钟输出 1918 • CDCE62005作为PLL需要外部输入时钟多少MHz? 670 • 每个DAC5681使用1片FPGA+cdce62005管理，4路同步输出时，用DAC5681的SYNC控制还是CDCE62005的SYNC信号控制？ 370 • EVM6670删除CDCE62002 1081 • CDCE62005是否可以同时产生1.25GHz、62.5MHz、33MHz？ 553 • CDCE62005如果需要输出1.25GHz的频率，是否需要输入1.25GHz的时钟？ 424 • 6678时钟设计 5062 • ad9957运行至GHz时出现明显的镜频和载波分量 2430 • CDCE62005供电流程和编程流程遇到的疑问求解 343 • 开关电源无输出电压？怎么回事求破解。 11775 1个回答

答案对人有帮助，有参考价值 0 根据您提供的信息，您在使用CDCE62005时遇到了一些问题，包括无输出和PLL_LOCK始终为低电平。以下是一些可能的原因和解决方案： 1. 时钟输入问题：请确保输入时钟信号的幅度、相位和频率符合CDCE62005的要求。您提到输入时钟为25MHz，但CDCE62005的输入时钟范围为10MHz至300MHz。请检查输入时钟信号是否在该范围内。 2. 引脚配置问题：请仔细检查外部配置引脚的设置是否正确。您提到引脚均设为高电平，但请确保这些引脚的设置符合CDCE62005的数据手册要求。如果引脚设置不正确，可能会导致PLL_LOCK始终为低电平。 3. 芯片寄存器配置问题：您提到芯片寄存器为默认设置，但请确保这些设置符合CDCE62005的数据手册要求。如果寄存器设置不正确，可能会导致无输出。 4. 电源问题：虽然您提到芯片供电正常，但请确保电源电压和电流符合CDCE62005的要求。如果电源不稳定或不足，可能会导致芯片无法正常工作。 5. 芯片损坏：如果以上问题都排除了，那么可能是芯片本身存在问题。您可以尝试更换一个芯片进行测试。建议您按照以下步骤进行排查： 1. 检查输入时钟信号是否符合CDCE62005的要求。 2. 仔细检查外部配置引脚的设置是否正确。 3. 检查芯片寄存器的设置是否符合CDCE62005的数据手册要求。 4. 确保电源电压和电流符合CDCE62005的要求。 5. 如果以上问题都排除了，尝试更换一个芯片进行测试。希望以上信息能帮助您解决问题。如有其他疑问，请随时提问。

2024-11-9 17:27:46 评论举报 dplion5