[问答]

CDCE62005默认配置下，U3、U4有正确输出，U0、U1、U2无输出时钟波形的原因？

问答对人有帮助，内容完整，我也想知道答案 0 我注意到芯片的默认工作情况为下图所示：我现在使用AUX_IN输入25MHz单端时钟（方波 2Vpp 无偏置 HiZ）此时PLL_LOCK为持续高电平——PLL成功锁定，且U3和U4有正确频率的波形，但U0、U1、U2只有直流偏置却没有输出时钟波形，请问这可能是什么原因呢？另外，U3和U4的输出偏置电压为1.6V，正常吗？我使用的输入时钟应不应该设置偏置？【补充说明：】实测整个芯片的各个VCC引脚均供电正常，VBB为1.38V也正常，外部配置引脚REF_SEL、PowerDown、SYNC均为高电平。 0 本主题由 Harmony技术专家于 2024-11-9 16:21 审核通过
2024-11-8 15:00:51　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 60 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 wang21cj 该类别下有 48 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答 fdhsfagd 该类别下有 43 个回答。邀请回答 zhhx1985 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 42 个回答。邀请回答风动影随该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答深海零下一度1 该类别下有 40 个回答。邀请回答 kghfh 该类别下有 40 个回答。邀请回答 ufydsyfsf 该类别下有 39 个回答。邀请回答 lifei639156 该类别下有 39 个回答，其中被选为最佳答案 1 次。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答举报陈光琦相关推荐 • 如何测量17/18/19/20号引脚的高电平来定义U1/U2/U3/U4的值？ 1533 • 逆变电路的问题，求大神指教这是怎么回事？ 4374 • 如下图所示，请问这个电路U1和U2的型号是什么IC？ 6384 • 求助，allegro自动命名时，选择规则先水平方向从左到右，实际结果是按从左到右从上往下的绝对位置命名。 3861 • CDCE62005第0通道没有时钟输出 1718 • 来个大神帮忙看下U3\U4是什么原件？ 10485 • 单片机U1如何和U2连接进行双机通信 7114 • 各位大神如何分析芯片被打磨掉型号的电路。。。。急急急。。。。。 11016 • 每个DAC5681使用1片FPGA+cdce62005管理，4路同步输出时，用DAC5681的SYNC控制还是CDCE62005的SYNC信号控制？ 86 • 新手小白一段代码遇到问题请指导下，谢谢！ 3289 2个回答

答案对人有帮助，有参考价值 0 [list] [*]我注意到芯片的默认工作情况为下图所示： [img=497,87]https://file1.elecfans.com/web2/M00/00/66/wKgaomapG2yAdL0tAAC7goQfPSQ067.jpg[/img] 我现在使用[b]AUX_IN[b]输入[/b][b]25MHz[/b][b]单端时钟（方波[/b][b] 2Vpp [/b][b]无偏置[/b][b] HiZ[/b][b]）[/b][/b] 此时PLL_LOCK为持续高电平——PLL成功锁定，且U3和U4有正确频率的波形，但U0、U1、U2只有直流偏置却没有输出时钟波形，请问这可能是什么原因呢？另外，U3和U4的输出偏置电压为1.6V，正常吗？我使用的输入时钟应不应该设置偏置？【补充说明：】实测整个芯片的各个VCC引脚均供电正常，VBB为1.38V也正常，外部配置引脚REF_SEL、PowerDown、SYNC均为高电平。 [/list]

2024-11-9 16:07:33 评论举报夏日余晖

答案对人有帮助，有参考价值 0 根据您提供的信息，我们可以逐步分析可能导致U0、U1、U2无输出时钟波形的原因： 1. 检查配置寄存器设置：首先，确保您已经正确配置了CDCE62005的配置寄存器。如果配置寄存器设置不正确，可能会导致某些输出引脚没有时钟信号。请参考芯片的数据手册，检查您的配置寄存器设置是否正确。 2. 检查输出引脚的负载：U0、U1、U2引脚可能由于负载过大或过小而无法产生正确的时钟波形。请检查这些引脚的负载是否在芯片规定的范围内。 3. 检查时钟分频设置：如果U0、U1、U2的时钟分频设置不正确，可能会导致这些引脚没有输出时钟波形。请检查您的时钟分频设置是否正确。 4. 检查输入时钟信号：您提到使用的是25MHz单端时钟，方波2Vpp无偏置HiZ。请确保输入时钟信号的幅度、频率和相位符合芯片的要求。如果输入时钟信号有问题，可能会导致输出时钟波形异常。关于U3和U4的输出偏置电压为1.6V的问题，这个值在正常范围内，因为CDCE62005的输出电压范围为0.8V至2.5V。关于输入时钟是否需要设置偏置，这取决于您的具体应用需求。如果输入时钟信号已经满足芯片的要求，那么不需要额外设置偏置。如果输入时钟信号的幅度、频率或相位不符合芯片的要求，您可能需要设置偏置以满足芯片的要求。综上所述，您可以从配置寄存器设置、输出引脚负载、时钟分频设置和输入时钟信号等方面进行排查，以找到导致U0、U1、U2无输出时钟波形的原因。同时，请确保输入时钟信号满足芯片的要求，以确保输出时钟波形正常。

2024-11-9 17:35:44 评论举报訾存贵