完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
4个回答
|
|
|
SCLK和LRCLK可以接在一起，表示共用相同的时钟，所以这三个来源就要相同的采样速率。
0x30-0x33确实没有说清楚D7和D3是0还是1代表AD还是BD，非常抱歉没有说清楚。如果急需弄明白的话，请您配置一下，观察一下PWM输出的波形，与datasheet对比就可以了。 |
|
|
2024-11-5 15:08:50
评论
|
|
|
1.量产中不推荐，因为datasheet中并不推荐这样做，对于这样的配置，我们没有做可靠性测试，不能保证会出现其他问题。建议遵循datasheet中的配置。
2.自己做实验还OK，理论上分析是这样的。 |
|
|
|
|
|
你好： |
|
|
|
|
|
在处理I2S信号时，SCLK（时钟线）和LRCLK（左右时钟线）是同步信号，用于确保数据在正确的时间被采样。在某些情况下，可以将多个SCLK和LRCLK信号并联，但这取决于具体的硬件和设计要求。
对于您的问题，您有3块DIR9001接收3路共5.1声道的SPDIF信号，然后有3路I2S输出，三路SCLK和LRCLK信号。您希望将这些信号连接到TAS5558，但TAS5558没有3路SCLK和LRCLK输入。 在这种情况下，您可以考虑以下几种解决方案： 1. 直接并联SCLK和LRCLK信号：在某些情况下，可以将多个SCLK和LRCLK信号并联，但这可能会导致信号失真或不稳定。在实际操作之前，您需要确保您的硬件和设计可以支持这种并联方式。 2. 使用I2S复用器：您可以使用一个I2S复用器（如CD4051）来将多个I2S信号合并为一个信号。这样，您可以将三路SCLK和LRCLK信号合并为一路信号，然后连接到TAS5558。 3. 修改硬件设计：如果您有足够的硬件设计经验，您可以考虑修改TAS5558的硬件设计，以支持多路SCLK和LRCLK输入。这可能需要重新设计PCB布局和修改电路。 总之，您可以尝试直接并联SCLK和LRCLK信号，但需要确保您的硬件和设计可以支持这种并联方式。如果不确定，建议您使用I2S复用器或修改硬件设计来实现多路I2S信号的合并。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
677 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
599 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1052 浏览 1 评论
736 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
523 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
160浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
123浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
124浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
122浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话，其中一片配置不成功怎么办
167浏览 10评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
51
淘帖
197
