[问答]

TLV320ADC3101作为IIS主模式时，如何让WCLK配置成我想要的48k？

问答对人有帮助，内容完整，我也想知道答案 0 我目前想把ADC3101作为主模式来输出时钟，根据Datasheet，我设置了如下寄存器 Page 0 / Register 4: Clock-Gen Multiplexing(1) : 0x07 Page 0 / Register 25: CLKOUT MUX : 0x84 Page 0 / Register 27: ADC Audio Interface Control 1 : 0xC0 Page 0 / Register 30: BCLK N Divider : 0x84 以下是用示波器量到的时钟 WCLK: BCLK: 我的问题是，我该如何配置，能让WCLK配置成我想要的48k？ 0 本主题由 Harmony技术专家于 4 天前审核通过
4 天前　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 普罗旺斯的薰衣草该类别下有 44 个回答。邀请回答 heks 该类别下有 40 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答新星之火12138 该类别下有 37 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 fdhsfagd 该类别下有 33 个回答。邀请回答 chm5 该类别下有 33 个回答。邀请回答 HengDu 该类别下有 31 个回答。邀请回答 wang21cj 该类别下有 31 个回答。邀请回答 Tutut 该类别下有 30 个回答。邀请回答 lksas 该类别下有 29 个回答。邀请回答 zhouxk 该类别下有 29 个回答。邀请回答 ggfx 该类别下有 29 个回答。邀请回答 lifei639156 该类别下有 28 个回答，其中被选为最佳答案 1 次。邀请回答 huzp_bbs 该类别下有 28 个回答。邀请回答深海零下一度1 该类别下有 28 个回答。邀请回答云汉007 该类别下有 28 个回答。邀请回答 yvochen 该类别下有 28 个回答。邀请回答 wo4456 该类别下有 27 个回答。邀请回答举报杨杰相关推荐 • ADC3101寄存器配置DOUT无输出是怎么回事？ 122 • 麻烦帮忙看看 TLV320ADC3101 Fs跟mclk的频率关系 75 • TLV320ADC3101 pll_clk 输出问题，大佬帮忙看看是为什么？ 225 • 在安霸平台上的TLV320AIC3101驱动，在机器上声音偏小是怎么回事？如何解决？ 53 • 请问TLV320AIC3101输入动态范围为什么达不到最大值0.707v? 80 • ADC3101 48K录音声音沙哑是什么原因？怎么解决？ 40 • TLV320AIC3104板卡进行信号测试时，发现DOUT线上有异常电平怎么解决？ 75 • ADAU1701如何在sigma studio配置中修改IIS为左对齐输出模式？ 376 • TLV320AIC3101输入信号RMS最大值是多少？ 249 • 请问LV320AIC3101输出扫频信号随频率衰减怎么解决？ 237 2个回答

答案对人有帮助，有参考价值 0 配置成主模式时，必须要外部提供BCLK或MCLK，然后启用内部的PLL。可以购买一块或跟我们的代理商申请一块EVM再配合我们的GUI来设置，会方便很多。

4 天前评论举报夏日余晖

答案对人有帮助，有参考价值 0 要将TLV320ADC3101配置为IIS主模式并设置WCLK为48kHz，您需要按照以下步骤操作： 1. 首先，确保您已经正确设置了IIS主模式。根据您提供的信息，您已经在Page 0 / Register 4: Clock-Gen Multiplexing(1)中设置了0x07。这将使ADC3101工作在IIS主模式。 2. 接下来，您需要设置采样率。TLV320ADC3101的采样率由内部时钟频率（Fs）和时钟分频器（MCLK/LRCLK）共同决定。要设置48kHz的采样率，您需要确保MCLK（主时钟）为12.288MHz（48kHz * 256），因为TLV320ADC3101的时钟分频器为256。 3. 在Page 0 / Register 25: CLKOUT MUX中，您需要选择适当的时钟输出。根据您的需求，您可以选择以下选项之一： - 0x00: MCLK - 0x01: 2 * MCLK - 0x02: 4 * MCLK - 0x03: 8 * MCLK 由于您需要12.288MHz的MCLK，您可以选择0x00（MCLK）。 4. 现在，您需要设置时钟分频器。在Page 0 / Register 26: Clock-Gen Control(1)中，您可以设置时钟分频器。将该寄存器设置为0x80，这将使时钟分频器为256。 5. 最后，您需要确保其他相关寄存器已正确设置。例如，在Page 0 / Register 27: Clock-Gen Control(2)中，将位[7:4]设置为0x0，以确保时钟分频器正常工作。综上所述，您需要按照以下步骤设置寄存器： - Page 0 / Register 4: Clock-Gen Multiplexing(1) = 0x07 - Page 0 / Register 25: CLKOUT MUX = 0x00 - Page 0 / Register 26: Clock-Gen Control(1) = 0x80 - Page 0 / Register 27: Clock-Gen Control(2) = 0x00（确保位[7:4]为0）完成这些设置后，TLV320ADC3101应该能够以48kHz的WCLK运行在IIS主模式。

4 天前评论举报张虎豹