[问答]

PGA2311底躁问题如何优化？

问答对人有帮助，内容完整，我也想知道答案 0 PGA2311底躁不是十分干净，如果把8脚MUTE拉到地，会安静一些，有优化措施吗？用7805+7905做模拟电源VA+VA-，单独一个7805做数字电源VD，模拟跟数字只有一个接地点，纹波测试过，已经很小了，芯片供电附近也加了104电容，是芯片本身的噪声还是其他什么原因呢。我把输入全部短路了，一样的情况，只有在把mute拉到地，才能达到我满意的状态， 0 本主题由 Harmony技术专家于 2024-10-17 17:27 审核通过
2024-10-17 07:00:20　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 普罗旺斯的薰衣草该类别下有 48 个回答。邀请回答新星之火12138 该类别下有 48 个回答。邀请回答 heks 该类别下有 46 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 lksas 该类别下有 37 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 fdhsfagd 该类别下有 36 个回答。邀请回答站着幻想该类别下有 35 个回答。邀请回答 chm5 该类别下有 35 个回答。邀请回答 kingnet6688 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 35 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 ggfx 该类别下有 35 个回答。邀请回答 wang21cj 该类别下有 34 个回答。邀请回答 HengDu 该类别下有 34 个回答。邀请回答 huzp_bbs 该类别下有 33 个回答。邀请回答 lifei639156 该类别下有 33 个回答，其中被选为最佳答案 1 次。邀请回答 kghfh 该类别下有 33 个回答。邀请回答深海零下一度1 该类别下有 32 个回答。邀请回答 wuli北该类别下有 32 个回答。邀请回答举报闷~~ 相关推荐 • 寻找PGA2311的写入，读出程序！！ 4178 • PGA2311调音效果不明显，是怎么回事呢? 162 • 有朋友做过音量控制芯片M62429吗？ 6938 • 求问MSP430FR2311存储器FRAM存储地址是？ 3562 • 请问PGA是什么？它有哪些性能？ 7512 • 想用PGA308做个压力变送电路，pga308可以实现吗？ 121 • PGA封装的特点是什么 1205 • 请问为什么用PGA1和PGA2测量同一个输入PGA1会有6mV的固定误差， 1432 • hw受控模拟多路复用器还是PGA？ 882 • 请问PGA有专门的别针吗？ 1041 2个回答

答案对人有帮助，有参考价值 0 mute 拉低使得PGA2311进入低功耗状态，说明是电源带来的噪声，模拟电源参考模拟地，数字电源参考数字地，模拟电源，数字电源之间，模拟地和数字地之间再通过磁珠或0ohm接在一起这样来减少噪声。

2024-10-17 17:12:07 评论举报卢原继

答案对人有帮助，有参考价值 0 针对PGA2311底躁问题，可以尝试以下几种优化措施： 1. 优化电源设计：确保模拟电源和数字电源之间的隔离，避免相互干扰。可以考虑使用LDO（低压差线性稳压器）来降低电源噪声。 2. 增加去耦电容：在芯片供电附近增加更多的去耦电容，如104电容，以降低电源噪声对芯片的影响。 3. 优化地线布局：确保模拟地和数字地之间有良好的隔离，避免地线环路。可以考虑使用星型接地布局，将所有地线连接到一个公共接地点。 4. 优化信号线布局：避免信号线与电源线、地线等高噪声线路平行或交叉，以减少电磁干扰。 5. 使用屏蔽：对敏感信号线使用屏蔽，以降低外部电磁干扰的影响。 6. 优化PCB设计：优化PCB布局，确保信号线、电源线和地线之间的距离合适，以降低电磁干扰。 7. 优化芯片参数：可以尝试调整PGA2311的参数设置，如增益、滤波器等，以降低噪声。 8. 考虑更换芯片：如果以上措施都无法满足要求，可以考虑更换其他型号的芯片，如PGA2312等，以获得更低的底躁。总之，优化PGA2311底躁问题需要从多个方面进行考虑，包括电源设计、地线布局、信号线布局、PCB设计等。通过综合优化这些方面，可以降低底躁，提高系统性能。

2024-10-17 18:05:42 评论举报吴凡