Aurix断电后ADC Alt ref引脚能否保持高阻抗？

260 Aurix TC387

问答对人有帮助，内容完整，我也想知道答案 0 我对 Aurix TC387 断电后 Alt 反射器的输入阻抗有些疑问。我们使用以下引脚连接电源轨。 Aurix 断电后，这些引脚能否保持高阻抗？谢谢！ AN32 - EVADC 第 8 组，通道 0 AN0 - EVADC 0 组，通道 0 AN8 - EVADC 第 1 组，通道 0 AN16 - EVADC 第 2 组 ch0 0 本主题由 Harmony技术专家于 2024-7-4 09:43 审核通过
2024-7-4 07:59:22　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × chm5 该类别下有 7 个回答。邀请回答发烧友推温针该类别下有 6 个回答。邀请回答南中南该类别下有 6 个回答。邀请回答 uvysdfydad 该类别下有 6 个回答。邀请回答 denxinan 该类别下有 6 个回答。邀请回答 zhangminmin 该类别下有 6 个回答。邀请回答费加罗该类别下有 5 个回答。邀请回答 efwedfd 该类别下有 5 个回答。邀请回答 hwp0415229 该类别下有 5 个回答。邀请回答 fanB 该类别下有 5 个回答。邀请回答好名字该类别下有 5 个回答。邀请回答 hzp_bbs1 该类别下有 5 个回答。邀请回答 HengDu 该类别下有 5 个回答。邀请回答新星之火12138 该类别下有 5 个回答。邀请回答红粉小Q猪该类别下有 5 个回答。邀请回答 kszdj113 该类别下有 5 个回答。邀请回答剪刀脚该类别下有 5 个回答。邀请回答敷衍作笑谈该类别下有 5 个回答。邀请回答哎呀2015 该类别下有 5 个回答。邀请回答南海姑娘该类别下有 4 个回答。邀请回答举报无人岛相关推荐 • 请问ADS能否编译AURIX MCAL项目？ 124 • 如何去解决STM32G484VE板开机时的GPIO输出错误的问题呢 137 • FLEXSPI引脚选择ALT1还是ALT2？ 439 • i.MXRT1062 LPSPI SDO高阻抗状态，有没有办法在运行时手动更改端口的输出阻抗？ 267 • ST25D LPD引脚电流上的阻抗不超过 5kΩ 吗？ 289 • 怎么将SPI引脚置于高阻抗模式 2906 • SAR ADC PCB布局布线的参考路径 1909 • 可以安全地假设gpio引脚在开机时为高阻抗吗？ 185 • ESP断电时的ESP8266 ADC输入问题求解 163 • 你都知道AURIX快捷键都有哪些吗 1593 1个回答

答案对人有帮助，有参考价值 0 在断电后，Aurix TC387的ADC Alt ref引脚是否能保持高阻抗取决于具体的硬件设计和电源管理策略。以下是一些可能影响引脚阻抗的因素： 1. 硬件设计：如果硬件设计中使用了高阻抗输入缓冲器或其他保护措施，那么在断电后，ADC Alt ref引脚可能会保持高阻抗。然而，如果硬件设计没有采取这些措施，那么引脚的阻抗可能会降低。 2. 电源管理策略：在断电后，如果系统采取了适当的电源管理策略，例如将ADC Alt ref引脚与电源轨断开连接，那么引脚可能会保持高阻抗。然而，如果电源管理策略没有考虑到这一点，那么引脚的阻抗可能会受到影响。 3. 引脚连接：你提到的AN32、AN0、AN8和AN16引脚连接到电源轨。在断电后，这些引脚的阻抗可能会受到电源轨电压的影响。如果电源轨电压降低，那么引脚的阻抗可能会降低。为了确保Aurix TC387断电后ADC Alt ref引脚保持高阻抗，你可以考虑以下措施： 1. 在硬件设计中使用高阻抗输入缓冲器或其他保护措施。 2. 在断电后，采取适当的电源管理策略，例如将ADC Alt ref引脚与电源轨断开连接。 3. 在断电后，确保电源轨电压保持在一个合适的范围内，以避免影响引脚的阻抗。总之，Aurix TC387断电后ADC Alt ref引脚是否能保持高阻抗取决于硬件设计和电源管理策略。通过采取适当的措施，可以确保引脚在断电后保持高阻抗。

2024-7-4 16:56:24 评论举报张亮