[问答]

STM32L496G QSPI在DMA模式一段时间clock会被拉成Low，可否改善？

问答对人有帮助，内容完整，我也想知道答案 0 我使用STM32L496G，与这篇遇到相同的问题，"每次读取500个字节的数据的话，时钟会出现8个连续的周期，然后时钟被拉低了，过了很久再出现8个连续的周期" ，不知道是否是DMA的关系，不知道有没有方法可以不拉低Clock? 0 本主题由 Harmony技术专家于 2024-4-15 15:02 审核通过
2024-4-15 07:21:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答 wenminglang 该类别下有 32 个回答。邀请回答风来吴山该类别下有 32 个回答。邀请回答举报 wufan931111 相关推荐 • STM32L496QGI6P不同生产“日期代码”表现不同是这样嘛？ 215 • 为什么TSC测量在退出stop模式后需要等待一段时间才能正常读数呢 329 • stm32f051r8进行2.4G芯片调试使用SPI DMA模式去读DR运行一段时间后收到的整帧数据右移了三个字节 2300 • 两个控制器间SPI通信片选使能后为什么要过一段时间才收发数据？ 230 • 一段时间内有100个离散的加速度，如何通过C语言求出这一段时间里的位移？ 386 • 如何解决使用STM32串口一段时间后不通信的问题？ 1560 • CC1101工作一段时间后接收不到信息，什么原因？ 5035 • stm32wb55使用Ble协议栈,进入stop模式后，运行一段时间后出现死机，为什么？ 284 • stm32f103+HAL库+UART+DMA+UCOS III空闲中断运行一段时间后会进入HardFault_Handler 2208 • 可以将SRAM/pSRAM与QUAD SPI上的STM32L496控制器接口吗？ 223 1个回答

答案对人有帮助，有参考价值 0 STM32L496G的QSPI在DMA模式下，出现时钟被拉低的情况可能是由于DMA传输时出现了延迟或中断导致的。这会导致QSPI时钟信号在一段时间内被拉低，进而影响数据传输的稳定性。要改善这个问题，可以尝试以下几个方法： 1. 检查DMA配置是否正确：确保DMA控制器已正确配置，并且传输设置与QSPI参数一致。特别注意DMA的优先级、传输方向、传输模式以及缓存管理策略等设置。 2. 调整DMA传输大小：尝试调整DMA传输的大小，例如减少传输字节的数量，或者增加DMA的缓存大小，以避免DMA传输过大导致的延迟。 3. 优化中断处理：如果使用了DMA传输完成的中断处理，可以优化中断处理函数的代码，尽量减少中断服务程序的执行时间，避免因中断处理而导致的时钟拉低。 4. 调整时钟源和设置：可以尝试调整系统时钟源，以及调整QSPI时钟和时序设置，确保时钟信号的稳定性和准确性。 5. 更新固件库和驱动程序：确保使用最新版本的STM32固件库和驱动程序，以获取可能的修复和改进。如果以上方法仍然无法解决问题，建议联系STMicroelectronics的技术支持团队，获取更详细的技术支持和建议。

2024-4-15 15:38:26 评论举报周必镜