完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
目前我正用AD9231-65的片子,但是调试的时候发现转换后的信号峰值总有最大200LSB左右的偏差。用示波器观察输入信号,发现差分信号的正负输入端都有耦合100mV的ADC时钟。片子是12Bits的,所以200个LSB算过来刚好是这100mV。所以想请教大家这个耦合的时钟正常吗?是我PSB设计不合理还是该ADC芯片本身的特征?
跪求回复! |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
327 浏览 0 评论
664 浏览 0 评论
1957 浏览 0 评论
1282 浏览 1 评论
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
2452 浏览 1 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-10 12:43 , Processed in 0.614949 second(s), Total 71, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2386