完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
问题1:关于CCI_OVFL引脚一直为高的情况。文章解答说CCI溢出一般与参考源的稳定性和低噪声有关。我理解的参考源是时钟参考源,我测试了我的时钟输入管脚,在频谱上显示是相位稳定,低噪声的。
问题2:我使用的时钟是1GHz,8倍插值,计算出pdclk输出是62.5MHz。我的数据流是62.5Mbps,串并转换后I和Q正好是31.25Mbps,然后对IQ进行编码,进行16QAM调制之后的IQ分别符号率为15.625Mbps,把IQ交错合并为一路,速率为31.25Mbps,然后进行2倍插值脉冲成型,输出速率为62.5Mbps。然后输给AD9957芯片。不知道这样进行数据处理是否正确? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
252 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
2020 浏览 0 评论
1209 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
752 浏览 0 评论
1911 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 07:36 , Processed in 0.979383 second(s), Total 71, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
4118