完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请教ADI论坛中的高手。
现在在调试一块板卡,板卡结构:FPGA的I/O与AD9957的18根数据线相连,AD9957的PDCLK输出到FPGA的专用时钟管脚,作为FPGA的数据处理时钟,并使用该时钟锁存数据送给AD9957。 AD9957工作在Quadrature Modulation Mode模式。按照数据手册中讲的,我的理解是:此时FPGA需要按照PDCLK频率送数据,只是PDCLK的上升沿和下降沿都需要传输数据,上升沿传输I,下降沿传输Q。不知道我的理解对吗?数据手册里面没有相应的图。 现在,我在FPGA(EP2S60F1020I4N)中使用的ALTDDIO_OUT宏模块,ALTDDIO_OUT宏模块使用PDCLK作为时钟。目前PDCLK的频率为100Mhz,数据速率为200Mhz。目前FPGA编译,发现FPGA送数据的延迟较大,满足不了AD9957数据I/O的建立时间(1.75ns)。手册中给出的AD9957数据I/O的建立时间,贴出如下所示: I/Q INPUT TIMING CHARACTERISTICS Maximum PDCLK Frequency 250 MHz Minimum I/Q Data Setup Time to PDCLK 1.75 ns Minimum I/Q Data Hold Time to PDCLK 0 ns Minimum TxEnable Setup Time to PDCLK 1.75 ns Minimum TxEnable Hold Time to PDCLK 0 ns PDCLK为100Mhz,时钟周期为10ns,上升沿下降沿都传数据,上升沿到下降沿就只有5ns。那么,FPGA管脚中寄存器输出到管脚的延时+外部PCB走线+AD9957输入寄存器的建立时间必须要小于5ns?外部pcb走线+AD9957输入寄存器的建立时间(1.75ns),我现在估算的是2ns,那么留给FPGA管脚中寄存器输出到管脚的延时只有3ns。目前FPGA编译的时候,报这个地方的延时无法小于3ns。 现在重放出来单频正弦波,发现底噪经常向上跳动。 另外,由AD9957输出的时钟PDCLK,进入FPGA之后,是不是需要使用PLL或者DLL对PDCLK进行锁相,保证由PDCLK锁存后输出的DAC_D[17:0]能够正确地被AD9957内部的PDCLK采样? |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
990 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1384 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1938 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4269 浏览 2 评论
9060 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1520浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1692浏览 2评论
990浏览 2评论
1666浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1384浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 22:00 , Processed in 0.811930 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号