完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
FPGA端采集AD的数据时候有时会发生严重的偏移,采样的波形采用差分输入,通过运放ada4896缩小到0.4之后,在通过RC滤波器进入到AD之后,采样到的波形会出现偏移的情况
原理图如下: 图1: 输入运放前的波形如图的VPP是8V即正负4V: 图2: 经过运放之后还没经过RC滤波的信号如图是正常的,如图: 图3 但是在输入AD端,测量的波形就发生了如下的情况,用示波器探测到的波形如图: 图4: 实际的到的波形也发生偏移: 图5: 当把RC滤波拆除时@,直接在运放和AD之间串联一个1K的电阻输入,波形也是会出现偏移的情况,但靠近运放端的电阻测出来的波形跟图3是一样的,在另一端测出来的波形就产生了图4的偏移,采集到的波形跟图5是差不多的效果,整体波形向上偏,如果直接通过一个100nf的电容然后输入到,采集到的波形会出现如下效果,波形还是会往上偏移: |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
252 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
2020 浏览 0 评论
1209 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
752 浏览 0 评论
1911 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 08:19 , Processed in 0.652891 second(s), Total 41, Slave 33 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
6189