[问答]

请教关于AD7768的reset引脚和程序读取问题

问答对人有帮助，内容完整，我也想知道答案 0 我在使用AD7768的时候，使用的是引脚控制模式，其中reset引脚只有皮在接3.3电源时候，dclk和drdy波形才正常，用FPGA无法将reset拉高，悬空时候也是低电平的，想问一下是怎么回事。问一下有AD7768读取数据的verilog代码么，我的代码始终读不对数据，通道号也是错的。 0
2018-7-24 06:15:20　　 1 评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答举报卞晓俊相关推荐 • AD7768用fpga无法将reset拉高，悬空时也是低电平的原因？ 278 • 请教关于AD7768芯片的START引脚使用问题 5483 • 利用stm32与AD7768通信读取电压，用SPI好还是引脚控制模式好？？ 331 • 请教一个AD7768数据输出错误的问题 3511 • AD7768的输出对应输入信号有多少延时呢？ 2310 • 用STM32+AD7768通信读取电压，请问用SPI还是引脚控制模式好点？ 16372 • fpga接收ad7768采集到的数据老是饱和怎么解决？ 303 • 用FPGA控制AD7768进行数据采集输出dout7-0不对 5671 • 请教关于AD7768使用外部晶振的问题 4171 • 请问如何高效的把AD7768的转换结果采集到处理器内部？ 5179 1 条评论 yuannnn 2023-9-25 11:02 请问一下，这个芯片引脚控制模式怎么用，DOUT是配置什么模式，ADC模式吗？DCLK和DRDY引脚呢赞回复举报