[问答]

AD7768采样的数据显示的波形有时会发生严重偏移

问答对人有帮助，内容完整，我也想知道答案 0 FPGA端采集AD的数据时候有时会发生严重的偏移，采样的波形采用差分输入，通过运放ada4896缩小到0.4之后，在通过RC滤波器进入到AD之后，采样到的波形会出现偏移的情况原理图如下：图1：输入运放前的波形如图的VPP是8V即正负4V：图2：经过运放之后还没经过RC滤波的信号如图是正常的，如图：图3 但是在输入AD端，测量的波形就发生了如下的情况，用示波器探测到的波形如图：图4：实际的到的波形也发生偏移：图5：当把RC滤波拆除时@，直接在运放和AD之间串联一个1K的电阻输入，波形也是会出现偏移的情况，但靠近运放端的电阻测出来的波形跟图3是一样的，在另一端测出来的波形就产生了图4的偏移，采集到的波形跟图5是差不多的效果，整体波形向上偏，如果直接通过一个100nf的电容然后输入到，采集到的波形会出现如下效果，波形还是会往上偏移： 0
2019-1-29 06:29:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报李凤璐相关推荐 • AD7768采样数据显示的波形有时是正常的，有时会发生严重的偏移是怎么回事？ 559 • AD7768的输出对应输入信号有多少延时呢？ 2391 • AD7768两通道输入同源的25K，2Vpp，偏移2V的正弦波信号，输出结果存在误差，误差的来源有哪些？ 465 • 用AD7768做数据采集，每次上电AD都会发烫是怎么回事？ 207 • 将FPGA和AD7768端口链接后，每次上电AD7768都会发烫，请问是什么原因？ 5532 • fpga接收ad7768采集到的数据老是饱和怎么解决？ 368 • AD7768用fpga无法将reset拉高，悬空时也是低电平的原因？ 303 • 请教关于AD7768的reset引脚和程序读取问题 4611 • 请教关于AD7768芯片的START引脚使用问题 5563 • 用FPGA控制AD7768进行数据采集，输出dout7-0不对怎么解决？ 396 2个回答

答案对人有帮助，有参考价值 0 各位大牛有谁会遇到过这种情况，现在AD7768的配置如下： FILTER引脚配置为低电平 MODE[3:0]=1001

2019-1-29 07:09:14 1 评论举报李凤璐 1 条评论大熊饼 2021-5-17 21:36 您好，可以有偿分享一下您的ad7768的原理图以及Verilog程序么，我的邮箱是822207939@qq.com;谢谢了~ 赞回复举报