完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我理解的比较简单。将代码烧写进FPGA,芯片内部的各个逻辑门通过逻辑连线实现逻辑功能,这些逻辑门的输入是通过查找表获得的。比如我用到两个与门和一个或门,对于4输入的LUT来讲,则至少需要两个LUT。 |
|
相关推荐
2个回答
|
|
我说下我的理解,LUT实际上是RAM结构,4输入实际是地址线,如果要实现与门组合逻辑,我们有两种做法:
1、用晶体管搭建与门结构电路,实现逻辑。 2、把真值表列出来11--1,10--0,01--0,00--0;然后对于LUT把输入11,10,01,00作为地址线,把1,0,0,0作为地址所对应的RAM存储空间的值,即11的地址所对应的存储空间存1,10的地址所对应的存储空间存0.……外部电路输入的信号接到LUT的地址线,对应的存储空间接到输出线,这样我们就用纯查找结构模拟了一个与门。 |
|
|
|
LUT是通过查表方式实现的,一个四输入的LUT就是一个16位的RAM,因为四输入的信号最多只有16种组合,每一种组合对应一种输出,就像给这个RAM一个地址一样。所以XILINX的四输入LUT是可以配置成一个16位的RAM的,所谓分布式RAM就是拿一些LUT组合成你所需大小的RAM。这种存储器适合小块的RAM,是对BLOCK RAM的一个很好补充。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1415 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1055 浏览 0 评论
2491 浏览 1 评论
2190 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2457 浏览 0 评论
1925 浏览 52 评论
6021 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 12:12 , Processed in 0.639607 second(s), Total 73, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号