完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
例如,若是鉴相器频率为100MHz,输出频率为2001MHz,那么整数边界杂散将为1MHz的偏移量。在这种情况下,1MHz还是可以容忍的。但当偏移量变得过小,却仍为非零值时,分数杂散情况会更加严重。 采用可编程输入倍频法来减少整数边界杂散 可编程倍频器的理念是让鉴相器频率发生位移,这样压控振荡器(VCO)频率就能远离整数边界。考虑一下用20MHz的输入频率生成540.01MHz的输出频率,如图1所示。该器件具有一个输出分频器(在VCO之后),但输出频率和VCO频率都接近20MHz的整数倍。这种设置将迫使任何PLL产生分数杂散。…
|
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
505 浏览 0 评论
1032 浏览 1 评论
2415 浏览 5 评论
2735 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2554 浏览 6 评论
使用eim外接fpga可是端口一点反应都没有有没有大哥指点一下啊
589浏览 9评论
588浏览 7评论
请教大神怎样去解决iMX6Q在linux3.0.35内核上做AP失败的问题呢
699浏览 6评论
567浏览 5评论
607浏览 5评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-1 19:45 , Processed in 0.743715 second(s), Total 46, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号