[问答]

STM32F103时钟配置流程是怎样的？

问答对人有帮助，内容完整，我也想知道答案 0 STM32F103时钟配置流程是怎样的？ 0
2021-12-14 08:02:20　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答 h1654155275.6678 该类别下有 32 个回答。邀请回答河南顺之航该类别下有 32 个回答。邀请回答举报北上北京相关推荐 • 如何解决STM32F103配置时钟的问题？ 1013 • 怎样对STM32f103的时钟进行配置 1071 • STM32F103的时钟频率是多少 5555 • STM32F103的时钟设置过程是怎样的? 872 • 怎样去使用stm32f103的AFIO寄存器呢 1596 • STM32f103串口的配置过程是怎样的？ 606 • 介绍一下STM32F103系列的时钟树 1565 • STM32F103时钟树是怎样构成的 1171 • 设计中用的CPU是STM32F103使用SPI的功能，对AD7124-4应该如何配置？ 337 • GD32E103/F303系列与STM32F103的硬件是怎样替换的 3479 1个回答

答案对人有帮助，有参考价值 0 一般情况下单片机的时钟配置是单片机程序中的第一步，也是很重要的一步。这时候我们需要考虑以下几个问题。 1．系统时钟的时钟源用哪个。 2．系统时钟频率要多少。 3．每个模块的时钟频率要多少。 4．如果外部时钟出了问题，这个时候时钟是怎么运行的。下面就针对性的讲一讲STM32F103的时钟配置。知识点： 1. 系统复位后，HSI振荡器被选为系统时钟。当时钟源被直接或通过PLL间接作为系统时钟时，它将不能被停止。 2. STM32F103的三个可以作为系统时钟的时钟源，分别是HSI、HSE、PLL。而PLL的时钟源是HSI/2（内部RC振荡器二分频）、HSE。 3.如果使用HSI,系统时钟我们能达到的最大频率是64MHz,如果使用HSE，系统时钟最大频率是72MHz。 4.APB时钟有低速PCLK1和高速PCLK2；PCLK1是从HCLK二分频得到的，最大36MHZ，根据上一条知识点如果是使用HSI,则最快是32MHz。 5. PLL的设定需要在使能之前，一旦PLL使能后参数不可更改。 6.附录是一些缩写的英文全称，也有一些补充的知识点。步骤：第一步初始化时钟不管现在SYSCLK的时钟源是哪个，我们要更换时钟源。先RCC_DeInit(); 第二步打开时钟内部高速时钟HSI RCC_HSICmd(ENABLE); 外部高速时钟HSE RCC_HSEConfig(RCC_HSE_ON); 第三步等待时钟晶振工作 HSI While(RCC_GetFlagStatus(RCC_FLAG_HSIRDY)==RESET); HSE While(RCC_GetFlagStatus(RCC_FLAG_HSERDY)==RESET); 第四步设置AHB时钟HCLK RCC_HCLKConfig(RCC_SYSCLK_Div1); 分频系数自己设定，一般都是RCC_SYSCLK_Div1即不分频。第五步设置低速APB时钟 RCC_PCLK1Config(RCC_HCLK_Div2); 第六步设置高速APB时钟 RCC_PCLK2Config(RCC_HCLK_Div1); 第七步设置Flash预缓冲 FLASH_SetLatency(FLASH_Latency_2); FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable); // 使能flash预缓冲 Flash的操作也没有总线时钟快，所以需要总线在操作flash时稍作等待。推荐根据HCLK设置。 0-24MHz时,取FLASH_Latency_0;24-48MHz,取FLASH_Latency_1;48-72MHz时,取FLASH_Latency_2。第八步设置PLL 如果不使用PLL，请略过此步骤 HSI RCC_PLLConfig(RCC_PLLSource_HSI_Div2, RCC_PLLMul_16 ); HSE RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9 ); 第九步打开PLL 如果不使用PLL，请略过此步骤 RCC_PLLCmd(ENABLE); 第十步等待PLL工作如果不使用PLL，请略过此步骤 while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY)== RESET); 第十一步设置系统时钟 HSI RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI); HSE RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI); PLL RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 第十二步判断是否是设置的时钟 HSI while(RCC_GetSYSCLKSource()!= 0x00); HSE while(RCC_GetSYSCLKSource()!= 0x04); PLL while(RCC_GetSYSCLKSource()!= 0x08); 附录：一些缩写的英文全称及中文翻译,帮助理解记忆。 IWDG IndependentWatchdog 独立看门狗 RTC RealTime Clock 实时时钟时钟源可以是LSI,或者LSE,再或者HSE的128分频。 LSI LowSpeed Internal 内部低速时钟 RC振荡器，频率为40kHz。供IWDG使用，还能作为RTC的时钟源。 HSI HighSpeed Internal 内部高速时钟 RC振荡器，频率为8MHz。 HSE HighSpeed External 外部高速时钟可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。 PLL PhaseLockedLoop 锁相环倍频输出其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍， SYSCLK SystemColock 系统时钟 AHB AdvancedHigh performance Bus 高级高性能总线 AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。 APB Advanced PeripheralBus 高级外围设备总线 APB主要用于外设模块(如ADC、USB、SPI、UART等)与AHB之间的连接。 HCLK Advanced High performance Bus Clock 高级高性能总线时钟就是SYSCLK经过AHBPrescaler(预分频器)后得到的AHB的时钟。 PCLK PeripheralBus Clock 外围设备总线时钟 PCLK有两个，一个是低速的PCLK1,另一个是高速的PCLK2。 PCLK1是经过APB1Prescaler后得到的APB1时钟。 PCLK2是经过APB2 Prescaler后得到的APB2时钟。 FCLK FreeRuning Clock 自由运行时钟为供给CPU内核的时钟信号，CPU的主频就是指这个信号;1/FCLK就是CPU时钟周期。为什么叫自由运行时钟呢？下面是别人家的讲解。 ARMJISHU注：FCLK 为处理器的自由振荡的处理器时钟，用来采样中断和为调试模块计时。在处理器休眠时，通过FCLK 保证可以采样到中断和跟踪休眠事件。 Cortex-M3内核的“自由运行时钟(free running clock)”FCLK。“自由”表现在它不来自系统时钟HCLK，因此在系统时钟停止时FCLK也继续运行。FCLK和HCLK 互相同步。FCLK 是一个自由振荡的HCLK。FCLK 和HCLK 应该互相平衡，保证进入Cortex-M3 时的延迟相同。

2021-12-14 10:34:04 评论举报夏涌革