[问答]

DR2与DDR有哪些区别？DDR3与DDR2的区别是什么？

2124 DDR2

问答对人有帮助，内容完整，我也想知道答案 0 DR2与DDR有哪些区别？ DDR3与DDR2的区别是什么？ 0
2021-10-26 06:15:07　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × elecfans 该类别下有 7 个回答。邀请回答 heks 该类别下有 7 个回答。邀请回答细水爱长流该类别下有 6 个回答。邀请回答 dsgfa 该类别下有 6 个回答。邀请回答深海零下一度1 该类别下有 6 个回答。邀请回答 mingodong 该类别下有 6 个回答。邀请回答 h1654155199.5148 该类别下有 6 个回答。邀请回答 ZQW发烧友该类别下有 6 个回答。邀请回答安立路该类别下有 6 个回答。邀请回答国名英雄XXX 该类别下有 6 个回答。邀请回答飞雪9366 该类别下有 6 个回答。邀请回答冰箱洗衣机该类别下有 6 个回答。邀请回答 lifei639156 该类别下有 6 个回答。邀请回答 chm5 该类别下有 6 个回答。邀请回答 szj0213 该类别下有 6 个回答。邀请回答 60user103 该类别下有 6 个回答。邀请回答 w97669665 该类别下有 5 个回答。邀请回答 riverdj 该类别下有 5 个回答。邀请回答 hisysteeoke 该类别下有 5 个回答。邀请回答 hzp_bbs1 该类别下有 5 个回答。邀请回答举报李志静相关推荐 • DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处? 2612 • DDR3和DDR4在PCB布局设计上的区别 8461 • 请问为什么DSP需要外接DDR3? DDR3和外接Flash有什么区别和联系？ 8472 • 详解DDR4和DDR3的区别在哪里？ 3358 • 请问CPU不连接DDR2程序能否正常运行？ 1151 • 如何用中档FPGA实现高速DDR3存储器控制器？ 2954 • SDRAM和DDR的具体区别是什么？ 1973 • 如何设计DDR2原理图？ 2617 • 请问如何测试ARM外接DDR2的正确连接？ 2148 • 哪个DDR3内存部件可以与Spartan-6配合使用 1383 1个回答

答案对人有帮助，有参考价值 0 DDR2与DDR的区别 1、速率与预取量 DDR2的实际工作频率是DDR的两倍，DDR2内存拥有两倍于标准DDR内存的4bit预期能力。 2、封装与电压 DDR封装为TSOPII，DDR2封装为FBGA； DDR的标准电压为2.5V，DDR2的标准电压为1.8V。 3、bit pre-fetch DDR为2bit pre-fetch，DDR2为4bit pre-fetch。 4、新技术的引进 DDR2引入了OCD、ODT和POST （1）ODT：ODT是内建核心的终结电阻，它的功能是让DQS、RDQS、DQ和DM信号在终结电阻处消耗完，防止这些信号在电路上形成反射；（2）Post CAS：它是为了提高DDR2内存的利用效率而设定的；在没有前置CAS功能时，对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后，并使数据I/O总线出现空闲，当使用前置CAS后，消除了命令冲突并使数据I/O总线的利率提高。（3）OCD（Off-Chip Driver）：离线驱动调整，DDR2通过OCD可以提高信号的完整性 OCD的作用在于调整DQS与DQ之间的同步，以确保信号的完整与可靠性，OCD的主要用意在于调整I/O接口端的电压，来补偿上拉与下拉电阻值，目的是让DQS与DQ数据信号间的偏差降低到最小。调校期间，分别测试DQS高电平和DQ高电平，与DQS低电平和DQ高电平时的同步情况，如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级，直到测试合格才退出OCD操作。 DDR3与DDR2的区别 1、DDR2为1.8V，DDR3为1.5V； 2、DDR3采用CSP和FBGA封装，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格； 3、逻辑Bank数量，DDR2有4Bank和8Bank，而DDR3的起始Bank8个； 4、突发长度，由于DDR3的预期为8bit,所以突发传输周期（BL，Burst Length）也固定位8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bitBurst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A112位地址线来控制这一突发模式； 5、寻址时序（Timing），DDR2的AL为0~4，DDR3为0、CL-1和CL-2，另外DDR3还增加了一个时序参数——写入延迟（CWD）； 6、bit pre-fetch：DDR2为4bit pre-fetch,DDR3为8bit pre-fetch； 7、新增功能，ZQ是一个新增的引脚，在这个引脚上接有240欧姆的低公差参考电阻，新增裸露SRT（Self-Reflash Temperature）可编程化温度控制存储器时钟频率功能，新增PASR（PartialArray Self-Refresh）局部Bank刷新的功能，可以说针对整个存储器Bank做更有效的数据读写以达到省电功效； 8、DDR3的参考电压分成两个，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效低提高系统数据总线的信噪等级； 9、点对点连接（point-to-point,p2p），这是为了提高系统性能而进行的重要改动。总体比较 DDR4展望

2021-10-26 11:52:51 评论举报李渔滢