[资料]

PS2的FPGA解码模块

2012-1-12 14:46:00 4234

0 PS2接口主要用到三根线，GROUND,DATA,CLOCK。DATA信号在下降沿的时候有效，CLOCK频率很低，大约10K。PS2一帧是11位：BIT0为开始位，BIT1-BIT8为数据位，BIT9为校验位，BIT10为结束位。一般只需考虑BIT1-BIT8，其余位可忽略。大多数民用编码键盘采用第二套编码方案。键盘编码有通码（按下）和断码（松开）之分。通码为8位数据，断码只是在通码数据前加0XF0。模块分析如图所示分为两块：电平检测模块，解码模块。电平检测模块检测PS2的CLOCK的下降沿，产生一个检测信号高脉冲供解码模块读取。解码模块读取到检测模块的高脉冲后读取PS2的DATA电平，检测完一桢数据产生一个高脉冲并将结果送到ps_data[7:0]。模块代码 module detect_module ( input clk, input rst, input ps_clk_pin_in, output h2l_sig ); reg h2l_f1; reg h2l_f2; always @ (posedge clk or negedge rst) if (!rst) begin h2l_f1 <=1'b1; h2l_f2 <=1'b1; end else begin h2l_f1 <= ps_clk_pin_in; h2l_f2 <= h2l_f1; end assign h2l_sig = h2l_f2 && (!h2l_f1); endmodule 复制代码 module ps_decode_module ( input clk, input rst, input h2l_sig, input ps_data_pin_in, output [7:0] ps_data, output ps_done_sig ); reg [7:0] rdata; reg [4:0] i; reg isdone; always @ (posedge clk or negedge rst) if (!rst) begin i <= 5'd0; rdata <= 8'd0; isdone <=1'b0; end else case (i) 5'd0 : if(h2l_sig) i<=i+1'b1; 5'd1,5'd2,5'd3,5'd4,5'd5,5'd6,5'd7,5'd8 : if(h2l_sig) begin i<=i+1'b1;rdata[i-1]<=ps_data_pin_in;end 5'd9,5'd10: if(h2l_sig) i<=i+1'b1; 5'd11: if (rdata == 8'hf0) i<=5'd12; else i<=5'd23; 5'd12,5'd13,5'd14,5'd15,5'd16,5'd17,5'd18,5'd19,5'd20,5'd21,5'd22: if (h2l_sig) i<=i+1'b1; 5'd23: begin i<=5'd0;isdone<=1'b1;end endcase assign ps_data =rdata; assign ps_done_sig = isdone; endmodule 复制代码 0
举报淘帖0 只看该作者相关推荐 • FPGA控制的PS2接口电路设计 3179 • Verilog模拟PS2协议的实现 1652 • 使用FPGA驱动采用PS2接口的pc机键盘 2037 • 【小梅哥FPGA进阶教程】第六章 PS2键盘驱动设计与验证 4003 • ps2键盘协议 3228 • 小梅哥和你一起深入学习FPGA之PS2键盘驱动 12719 • PS2编程问题 2892 • PS2鼠标 verilog 4438 • 简单解码PS2键盘 2961 • Ps2键盘解码错误-------求助！ 2495 1条评论发表评论只看该作者