Latch UP

2011-12-16 16:37:51 3117

0 本帖最后由不认识曹操于 2011-12-16 17:07 编辑 [post] latch up參考.doc (109 KB, 下载次数: 25 ) [/post] Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大 Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一 0
举报淘帖0 只看该作者最近下载过的用户(9) 相关推荐 • CW32F030闩锁测试报告 183 • LDO芯片上电异常发热的原因有哪些呢 4140 • Verilog基本功--flipflop和latch以及register的区别 4559 • 请问Latch到底是什么呢？ 11881 • 静电放电/过度电性应力/闩锁试验 (ESD/EOS/Latch-up) 8981 • 寄生电路的效应：Latch-Up(锁定) 5522 • UP9602\|UP9602设计资料\|QC2.0充电方案\|UP9602代理商 2867 • labview中latch和switch的区别？ 5765 • 关于消除LATCH和gated clock，求助~ 6033 • 咨询关于timequest中launch edge和latch edge相同的问题 5825 1条评论发表评论只看该作者