发 帖  
原厂入驻New

如何设计并实现一款以TVP5150为视频输入解码器?

43 TVP5150 解码器
分享
笔者针对市场客户的需求,设计并实现了一款以TVP5150为视频输入解码器、以PCMl801为音频输入采集电路、以TMS320DM642型DSP为核心处理器的多路视频采集兼压缩处理PCI板卡,并将其应用于构建高稳定性、高鲁棒性的多媒体数字监控系统,取得了较好的社会效益和经济效益。
0
2021-6-8 06:56:13   评论 分享淘帖 邀请回答

相关问题

1个回答
  1 引言
  视频监控系统是安全防范系统的重要组成部分,也是一种防范能力较强的综合系统。视频监控系统以其直观、方便、信息内容丰富而广泛应用于许多领域。近年来,随着计算机、网络及图像处理、传输技术的飞速发展,视频监控技术也得到长足的进步,集多媒体技术、数字图像处理和远程网络传输等最新技术为一体的多媒体数字监控系统正在逐步取代传统的模拟视频监控系统。目前,市场上专用的视频压缩电路只能实现一种压缩算法,灵活性和可扩展性较差,基本不具备在此基础上进行二次开发的能力;各种基于ISA、PCI等总线的图形采集卡也能在市场上买到,但价格较贵,且处理功能简单,二次开发效率低,不能很好地满足用户的特殊需要。
  为了适应多媒体通信技术的发展,美国德州仪器公司推出一款针对视频和图像解决方案的TMS320DM642型高性能数字媒体处理器,它是TI公司C6000系列DSP中最新的定点DSP,其核心是C6416型高性能数字信号处理器,具有极强的处理性能、高度的灵活性和可编程性,同时外围集成了非常完整的音频、视频和网络通信等设备及接口,特别适用于机器视觉、医学成像、网络视频监控、数字广播以及基于数字视频/
  图像处理的消费类电子产品等高速DSP应用领域。笔者针对市场客户的需求,设计并实现了一款以TVP5150为视频输入解码器、以PCMl801为音频输入采集电路、以TMS320DM642型DSP为核心处理器的多路视频采集兼压缩处理PCI板卡,并将其应用于构建高稳定性、高鲁棒性的多媒体数字监控系统,取得了较好的社会效益和经济效益。
  2 TMS320DM642的硬件架构
  TMS320DM642采用第二代高性能、先进的超长指令字velociTI.2结构的DSP核及增强的并行机制,在720 MHz的时钟频率下,其处理性能为5 760Ml/s,使得该款DSP成为数字媒体解决方案的首选产品。它不仅拥有高速控制器的操作灵活性,而且具有阵列处理器的数字处理能力。TMS320DM642的外围集成了非常完整的音频、视频和网络通信接口,主要包括:
  3个可配置的视频端口(VPORTO-2),能够与通用的视频编、解码器实现无缝连接,支持多种视频分辨率及视频标准,支持RAW视频输入/输出、传输流模式;
  1个10/100Mb/s以太网接口(EMAC),符合IEEE 802.3标准;
  1个多通道带缓冲音频串行端口(McASP),支持I2S、DIT、S/PDIF、IEC60958-1、AES-3、CP-430等音频格式;
  2个多通道带缓冲串行端口(McBSP),采用RS232电平驱动;
  1个VCXO内插控制单元(VIC),支持音/视频同步;
  1个32位、66MHz、3.3 V主/从PCI接口,遵循PCI2.2规范;
  1个用户可配置的16/32位主机接口(HPI);
  1个16位通用输入/输出端口(GPIO);
  1个64位外部存储器接口(EMIF),能够与大多数异步存储器(SRAM、EPROM)及同步存储器(SDRAM、SBSRAM、ZBT SRAM、FIFO)无缝连接,最大可寻址外部存储器空间为1 024MB;
  1个具有64路独立通道的增强型直接内存访问控制器(EDMA);
  1个数据管理输入/输出模块(MDIO);
  1个I2C总线模块;
  3个32位通用定时器;
  1个符合IEEE 1149.1标准的JTAG接口及子板接口等。
  有关TMS320DM642的详细性能介绍请参照其数据手册。
  3 多路视频采集处理板卡硬件设计
  基于TMS320DM642的多路视频采集处理板卡的主要硬件功能模块包括视频输入解码模块、音频输入采集模块、核心DM642型DSP模块、外部存储模块、PCI总线驱动控制模块及电源管理模块等。基本工作原理是由CCD摄像头采集输入的模拟视频信号,经过视频解码器转换成数字视频信号,由拾音器采集输入的模拟音频信号经过音频采集电路转换成数字音频数据,送到DM642,DM642再将采集的音、视频数据用MPEG-4标准编码压缩后通过PCI接口传送到PC上位机,构成数字监控系统。本板卡的总体设计功能框图及接口信号示意图如图1所示,主要由1个TMS320DM642GDK(DSP)、4个TI公司的TVP5150AMl(视频解码器)、2个TI公司的PCMl801U(音频采集电路)、2个Hynix公司的HY57V283220TP-6(SDRAM)、1个SN74CBTl6233DGGR(PCI总线桥接电路)以及AMSl085CM和AMSl086CD(电源管理电路)等组成。
  
  3.1 视频输入解码模块
  视频输入解码模块由4个TVP5150型视频解码器及外围电路组成,主要功能是将每一路CCD摄像头采集输入的标准PAL制电视模拟信号发送到视频解码器,完成视频图像的箝位及抗混叠滤波等预处理、模拟数字化转换及亮度/色度、水平/垂直同步等信号的分离,实现模拟视频信号转换为数字并行信号BT.656码流格式。TVPSl50可将基带模拟NTSC、PAL及SECAM视频信号转换成数字分量视频信号,正常工作时的功耗仅为115 mW,售价比同系列TI产品更低,并且具有业界最小尺寸的32引脚超薄方型扁平封装(TQFP)。TVPSl50支持2个复合端子或1个S端子输入,可输出ITU-RBT.656,并支持Macrovision复制保护及高级VBI功能。
  DM642视频口0、1中的一部分(VPO/A、VPI/A)及视频口2(VP2/A、VP2/B)分别挂接1个TVP5150,视频采集的数据格式为YUV4:2:2,分辨率为CIF(352x288)大小。视频输入解码模块接口电路原理功能框图如图2所示。系统将2个电路的I2C总线接口SCL和SDA分别互连,TVP5150的视频输出口YOUT[0-7]和DM642 VPORT口的VPOD[9-2]相连,TVPSl50的系统时钟SCLK和
  DM642VPORT口的VPOCLK0相连。由于采用ITU-R BT.656码流格式,图像的水平同步、垂直同步、场同步等同步信号已内嵌在视频数据流中,并且考虑到DM642每个VPORT口预留的3个用以接收同步信号的VPOCTL[0-2]控制引脚,只能满足一路视频同步信号的要求,所以在设计过程中省略同步信号线的连接。
  
  TVP5l50虽然不支持缩放(Scaling)功能,但是可以截取屏幕的一部分再传输给DM642作后续的压缩处理。具体操作是在对应的寄存器中选择视频流的起始行和结束行,控制图像的纵向长度,选择单行的起始位置和结束位置并利用图像的AVID功能控制图像的水平宽度。
  DM642对TVP5l50内部寄存器的访问通过I2C总线实现,在与TVP5l50应答过程中需要从器件TVP5150的地址0x101lIOXl,其中X代表0或者1,并可以在系统上电时配置。TVP5150在上电时会根据YOUT[7]上的电位高低决定X代表O,还是1。这样,TVP5l50作为从器件的地址只有2个:Oxl0111001和0x10111011。DM642要与4个TVP5I50通信,一路I2C总线是不够的,需要通过GPIO接口利用软件模拟I2C总线时序,配置另外两个TVP5150。
  采集输出的数字视频数据送入DM642VPORT端口的5 120 Bytes大小的缓冲区。TVP5150在本地时钟的控制下通过EDMA通道自动向DM642 VPORT端口缓冲区单元发送数据,当采集完一场数据时产生DMA中断,并在DMA中断服务程序中根据实际需要完成相应的视频处理,经过实时编码压缩后的视频数据存储到外部SDRAM中。硬件电路需要提供TVP5150所需要的14.31818 MHz时钟频率,DM642可通过I2C总线对TVP5150的参数进行设置。
  3.2 音频输入采集模块
  音频输入采集模块由2个PCMl801U型音频采集电路及其外围电路组成,主要功能是对由拾音器采集输入的模拟音频信号进行采样,然后将其转换为DSP可以处理的数字音频数据格式。PCMl801U是采用5V工作电压的双声道16位音频模/数(A/D)转换器,包括1个单端-差分模拟前端、1个5阶△一∑调制器(64倍重复取样)、1个内部高通数字均分滤波器。
  DM642视频口0、l中的剩余部分(VPO/B、VPl/B)配置为McASP,与1个PCMl801U连接,实现音频的输入采集功能。用PCMl801U的左、右2个16位音频声道获取4路音频通道的数字化数据,音频采集的数据格式为每路单声道、44.1 kHz采样率,每个采样数据用8位量化。采集输出的数字音频数据通过McASP传给DSP的输入缓冲区单元,当设定用于存放音频采样数据的缓存器满时产生DMA中断,并在DMA中断服务程序中根据实际设定情况处理音频数据,经过实时编码压缩后的音频数据存储到外部SDRAM中。DSP通过I2C总线实现对音频采集电路的编程,以控制采样速率、音频源、音量等具体参数。硬件电路需要提供音频采集电路需要的工作时钟,笔者使用的时钟是11.2896 MHz。音频输入采集模块接口电路原理功能框图如图3所示。
  
  3.3 核心DM642 DSP模块
  核心DM642 DSP模块由1个TMS320DM642型数字媒体处理器及其外围电路组成,主要对采集到内部输入缓存的数字音、视频数据流进行处理及压缩。视频图像信号的压缩一般属于有损压缩,同时系统又必须满足编码的实时性,所以采用定点DSP可较好地满足整个压缩系统对精度和速度的要求。该板卡设计采用的DM642是专门为图像视频领域的应用而设计的,有完备的片外接口,能够比较方便地扩展片外存储器等外设。
  C64xx系列DSP有大量的字节可设定的地址空间,程序代码和数据可被存储在统一标准的32位地址空间的任何位置。表l所示的内存映射显示了本板卡采用的DM642处理器的地址空间。在默认状态下,内部的寄存器从0x00000000地址空间开始存储。一部分存储器由软件重新映射为L2高速缓存。DM642的EMIF有4个独立的可设定地址的区域,称为电路使能空间(CEO-3)。本板卡合并形成了64位长的外部存储器端口,将地址空间分割成4个电路使能区,允许对地址空间进行8位、16位、32位和64位的同步或不同步的存取。目前,板卡使用电路使能区CEO,并将其分配给64位的SDRAM总线。CEl-3的电路使能区暂不使用,可以作为今后的扩展,以便分配给8位Flash、UART、FPGA和子板接口等使用。
  本板卡在CE0空间连接了64位的SDRAM总线,与2个HY57V283220TP-6相连以构成SDRAM。每个HY57V283220TP-6均为32位数据总线的SDRAM,其中,高
  32位存储在1个SDRAM中,低32位存储在另1个SDRAM中,从而满足DM642 64位数据总线的要求。32 MB的SDRAM空间用来存储程序、数据和视频信息。总线由外部PLL驱动设备控制,运行在133 MHz的最佳状态。SDRAM的刷新由DM642自动控制。
  
  DM642可配置EMIF时钟的原始值。本板卡的ECLKIN引脚选用默认值,也可通过分频CPU时钟控制EMIF的时钟频率。在初始化时通过对E-CLKINSEL0和ECLKINSEL1引脚的操作进行设置,它们与EAl9引脚和EA20引脚共同分享EMIF的地址空间。
  3.4 PCI总线驱动控制模块
  PCI总线驱动控制模块由1个SN74CBTl6233型PCI总线桥接电路及其外围电路组成。本模块中的信号按照功能可以分为系统信号、地址数据复用信号和接口控制信号等。系统信号包括CLK和RST,为系统提供时钟和复位。对地址数据复用信号来说,在总线传输操作周期中,1个PCI总线周期由1个地址段和紧随其后的1个或多个数据段组成,其中AD[0-31]是地址数据复用总线,可为PCI接口电路提供地址和数据信号;复用引脚PCBE[0-3]为PCI接口电路提供总线命令信号和字节允许信号。接口控制信号主要由FRAME、TRDY、IRDY和DE-VSEL等信号组成,其中,FRAME信号是总线周期构成信号,由当前总线中主设备驱动,表明1个总线周期的开始和延续;TRDY是目标设备就绪信号,在写操作中,TRDY有效表明从设备已准备好接收数据,而在读操作中,TRDY有效则表明AD[0-31]上已有有效数据;IRDY表明驱动设备已准备好数据;DEVSEL为设备选择信号,当其有效时,说明驱动它的主设备已将其地址译码作为当前操作的目标设备,该信号作为输入信号时,DEVSEL用来表示总线上已有目标设备被选中。其他PCI总线所需但本系统不用的信号则可用高阻态代替。PCI总线驱动控制模块接口电路原理功能框图如图4所示。
  
  本板卡使用DM642型DSP片内集成的1个主/从模式的PCI接口与PCI总线相连,该接口支持PCI 2.2规范,通过PCI总线能够实现DSP与PCI主机的互连。主机可以通过DM642的PCI接口访问整个片内RAM及外部存储器。DSP的EMIF通过EDMA将数据传输到DSP的内存中,EMIF支持同步FIFO,为了能够使PCI总线实时读出视频压缩数据流,并及时地传送给主机,本系统采用了中断机制。当FIFO满时,DSP产生一个中断信号,通知PCI接口模块启动DMA,需传输的数据经FIFO由DSP利用DMA传输方式在计算机和板卡间实现视频压缩码流的高速传输,在提供高速传输接口的同时不影响其他DMA操作。
  3.5 电源管理模块
  本板卡通过PCI插槽供电,选用AMSl085和AMSl086提供板卡正常工作时的稳压电源。AMSl085、AMSl086均为3端可调节稳压集成电路,AMSl085输出电流为3 A、输出电压为1.5 V/3.3 V。5。O V,AMSl086的输出电流为1.5 A、输出电压为1.5 V/1.8V/3.3 V/5.0 V。它们比较容易使用,而且都有短路电流保护以及过热保护等防护措施,具有高精度的输出电压及工作稳定性。设计时,内部+5 V输入电源被整流为+1.4 V、+1.8 V和+3.3V,其中,+1.4 V电压提供给DSP处理器,+1.8 V电压提供给TVP5150,+3.3 V电压提供给DSP内的I/O和板卡上其他电路。3.3 V和1.4 V电源之间应连接肖特基二极管,保证给DM642内核和外部端口同时供电。
  4 板卡设计的难点及关键技术
  本设计方案中。处理器的主频高达720 MHz,SDRAM的最高频率为133 MHz,这对信号完整性及电磁兼容性都是极大的挑战。在多路视频采集处理板卡的PCB设计中突出体现以下难点:
  一是时序问题,工作频率的提高和信号上升/下降时间的缩短,首先会使设计系统的时序余量缩小甚至出现时序方面的问题。
  二是传输线效应导致的信号振荡、过冲和下冲都会对设计系统的故障容限、噪声容限及单调性造成很大的威胁。
  三是信号沿的时间下降到l ns后,信号之间的串扰成为很重要的问题。
  四是当信号沿的时间接近0.5 ns时,电源系统的稳定性和电磁干扰(EMI)也十分关键。
  多路视频采集处理板卡PCB的设计策略如下所述:
  (1)高速数字电路设计
  为了更快地推出更高性能的产品,电路板设计按6层板考虑,在元器件布局及布线过程中严格遵守高速电路设计原则,为确保系统功能的实现及整机性能指标达到检测标准,在PCB布线时需要特别注意串接电阻降低高速电信号反射的影响及保证同一组数据同步到达。由于信号在顶层、底层与中间层的传输阻抗和传输速率不一样,因此应尽量将接到同一器件的信号线分布在同一层上,并使导线长度相等。
  (2)电源设计
  电源是系统正常工作的基础,一般来说,只要电源工作正常,都可以通过JTAG口将程序下载到DM642中,进而调试其他的模块。在设计中,应使用足够多的电源层和地层,对AVDD、DVDD、AGND、DGND分层设计,并将模拟地与数字地单点接地,这样可以避免模拟电路与数字电路相互影响。
  5 结束语
  笔者在引进和消化TMS320DM642的多媒体数字处理技术的基础之上,成功研发了这款多路视频采集处理板卡。本板卡结构紧凑、功能完善、性能可靠、音/视频效果优异、系统升级方便。目前,业内的主流还是基于CIF分辨率的监控记录,今后高分辨率(D1)的监控记录以及采用H.264技术的编码压缩产品的市场需求将逐渐增加,给算法优化及处理器能力的提升提出了新的课题,这将是下一步关注的重点。
2021-6-8 14:45:55 评论

举报

只有小组成员才能发言,加入小组>>

454个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /5 下一条

快速回复 返回顶部 返回列表