[问答]

求一段程序用verilog或VHDL给CPLD写的程序

2795

问答对人有帮助，内容完整，我也想知道答案 0 求一段用verilog或VHDL给CPLD写的程序，要求输入一个高电平是，输出一个有且只有一个周期的方波脉冲（其实也就是一个高电平），输出的这个方波脉冲宽度为100NS可调，小弟拜求了！ 0
2011-11-23 17:07:12　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答举报 saberilove 相关推荐 • 求助帮忙用vhdl实现一段fpga框图，（价钱可商议），急用！... 1927 • CPLD和VERILOG语言之间怎么协同工作的 5079 • 怎样在Verilog写的testbench测试VHDL模块?? 7731 • CPLD 两路脉冲输入信号，边沿触发，让一路输出IO电平翻转 5716 • verilog写cpld的程序如何消除按键的抖动？ 4457 • 求一段基于VHDL语言配置AD芯片寄存器的程序 4310 • 急求基于FPGA的Turbo码编译码器各模块实现的 VHDL或verilog HDL程序 3078 • 用IAR给STM8编程的每次下载完之后要给它加密，可以在程序里面写一段代码加密吗？ 312 • 求一段C语言程序 2809 • 求助：有哪位大神用过AD977，怎么用Verilog写它的时序图 4732