完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,之前没用CPLD,最近有个小任务,用Verilog HDL完成如下目标:当IN_1信号的上升或下降沿触发时,CPLD的IO1输出高电平; 当IN_2信号的上升或下降沿触发时,CPLD的IO1输出低电平; 简单点说,就是只要其中一路信号边沿触发,CPLD同一IO输出电平反转。 如图 |
|
相关推荐
2个回答
|
|
这个很简单啊,设置输入沿检测
|
|
|
|
谢谢分享!谢谢分享!谢谢分享!谢谢分享!
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1434 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1059 浏览 0 评论
2513 浏览 1 评论
2206 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2475 浏览 0 评论
1936 浏览 53 评论
6021 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 00:18 , Processed in 0.391522 second(s), Total 45, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号