完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
多谢你了,CPLD是什么东西我已经了解过了,他的结构我也知道,我想问的是我用VERILOG 写的程序怎么烧到CPLD里就变成了某种数字门电路了 |
|
|
|
|
|
简单地说CPLD中已经有你所需要的电路基本单元,你的程序只是把它们连接起来,形成功能电路而已。你可以分析一下由Verilog文件经过综合之后形成的配置文件格式。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 13:23 , Processed in 0.728872 second(s), Total 79, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2314