[问答]

PLL后复位问题怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 PLL后复位问题怎么解决？ 0
2021-5-8 08:48:55　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 化二为一该类别下有 12 个回答。邀请回答 dymanic 该类别下有 8 个回答。邀请回答 cyhe 该类别下有 7 个回答。邀请回答 kong19 该类别下有 7 个回答。邀请回答 60user150 该类别下有 7 个回答。邀请回答 vuwuerwxs 该类别下有 7 个回答。邀请回答 cswerwr 该类别下有 7 个回答。邀请回答 kingnet_520888 该类别下有 7 个回答。邀请回答 yfdsfqdqd 该类别下有 6 个回答。邀请回答 nvywerwer 该类别下有 6 个回答。邀请回答 Dimple 该类别下有 6 个回答。邀请回答 vfdfvvdw 该类别下有 6 个回答。邀请回答 maobs20 该类别下有 6 个回答。邀请回答 DDT6 该类别下有 6 个回答。邀请回答阿南科院该类别下有 6 个回答。邀请回答燕子湖畔该类别下有 6 个回答。邀请回答 h1654155957.9611 该类别下有 6 个回答。邀请回答 mingfawolf 该类别下有 6 个回答。邀请回答 h1654155957.9663 该类别下有 6 个回答。邀请回答 testd001xx 该类别下有 6 个回答。邀请回答举报刘俊相关推荐 • quartus中PLL的复位 3482 • 复位后不工作 4776 • 1000BaseKX的T2080 PLL配置更改问题求解 246 • AD9957在使用内部pll后pdclk无输出 1595 • 7系列Artix200T没有复位的时钟分配？ 874 • S32K3在ESD测试时保持运行，PLL_LOL时cpu时钟可以切换到FIRC吗？ 478 • 关于Quartus中设置PLL的问题 5238 • 请问如何初始化PLL_WITH_DRP？ 2412 • Flash为什么要复位,复位后状态是什么 3567 • PLL配置时钟唤醒后还需要重新配置RCC吗 1768 1个回答

答案对人有帮助，有参考价值 0 　　关于M4K的问题还没有结束。主要问题在于想利用M4K来存储要显示到VGA屏幕上的字模数据，而昨天为了方便开了一个很大位宽的M4K，结果就照成了M4K的利用率大大下降，原来不到8K的数据居然占用了7个M4K块，感觉不爽。所以今天绞尽脑汁是想出了解决办法，同时也为其他字符的显示方法开了绿灯。　　具体方法不在此讨论，不过现在原来占用7个M4K的字模改成了32位宽224，规规矩矩的占用了2个M4K块。此外把常用的816的ASCII字符字模数据都存到了M4K初始化ROM里了，这全都是体力活，耗费了不少精力。主要问题是字模软件和altera提供的标准ROM初始化文件的格式没法搞成一致。400多个字数据都是手工编号，小指头现在还隐隐作痛。不过显示的技术难点解决了，感觉还是蛮开心的。　　其次，对于采样频率（采样周期）做了细化，不再是原来单一的只能为100MHz的采样率，现在可以有10档可调的采样频率。因为采样率设置后的显示还没有继续搞定，所以暂时不做进一步的测试。　　因为这个工程里的两个时钟都是用的PLL产生的，所以有必要探讨一下使用了PLL输出时钟作为系统工作时钟时的复位逻辑设计。特权同学的一点愚见，愿抛砖引玉，期待高手指点。　　以前的很多博文里都谈过异步复位、同步释放等等的问题，那么在系统复位后PLL时钟输出前，即系统工作时钟不确定的情况下，怎么考虑这个复位的问题呢？　　　　上图是特权同学的这个工程里的复位设计，先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n异步复位、同步释放处理一下，然后这个复位信号输入PLL，同时clk也输入PLL。我的设计初衷是在PLL输出时钟有效前，系统的其它部分都保持复位状态。PLL的输出locked信号在PLL有效输出之前一直是低电平，PLL输出稳定有效之后才会拉高该信号。所以这里就把前面提到的FPGA外部输入复位信号rst_n和这个locked信号相与作为整个系统的复位信号，当然了，这个复位信号也是需要让合适的PLL输出时钟异步复位、同步释放处理一下。

2021-5-8 15:27:18 评论举报李雅文