资深工程师剖析：先分析再设计两步走，攻破设备EMI问题

我们在谈到电子产品＆设备的 EMC 问题的时候，EMC 的三要素已经成为了我们的行动大纲；EMC 三要素：干扰源－耦合路径－敏感设备；从理论上三要素如果解决处理好任意一个因素就构不成干扰或骚扰的问题；

EMC＝EMI＋EMS；对于 EMS 的三要素：干扰源（比如外部施加 EFT，ESD，SURGE）通过传递路径（耦合路径）到我们的敏感电路产生噪声干扰；出现电子产品＆设备的功能及性能的问题！

对于 EMI 的三要素：骚扰源（内部电路的 du／dt（电压突变）＆di／dt（电流突变））通过传递路径到等效天线的模型被我们的 EMI 的测试接收机接收；就形成了我们的 EMI 数据－必须达到无线电通信限值的要求！

我的 EMI 的理论是先分析再设计；实现性价比最优化原则！如下图：



通过上图我从 EMI 的正向设计进行了系统的讲述：对电子产品＆设备首先；

A．确认有哪些噪声源；

B．分析噪声源的特性；相关资料可以通过网络搜索作者名字下载或观看；（我的理论：先分析再设计；了解噪声源头特性是关键）！

C．确认噪声源的传递路径；这也是我们大多数工程师处理 EMI－Issue 时的着手点；（处理的手段和方法）；EMI 的耦合路径：感性耦合；容性耦合；传导耦合；辐射耦合！

D．对上述的结果进行分析确认后；就会有最佳化的设计！

EMI 骚扰的以下几种路径：（总的 EMI 的耦合路径进行分析）



对于空间耦合（辐射耦合）和传导耦合，大家都比较好理解；

辐射耦合：比如时钟源靠近端子连接线就会发生辐射耦合；

传导耦合：比如电子线路中有交叉的走线回路及关联线路就会发生传导耦合；

在实际中我们还有 10％的 EMI 的问题也是众多设计师们没有注意的问题！从而要从 PCB 的分析来入手！！分析框图结构如下：

1．感性耦合路径问题



注意电路中的感性元件：

电感（输入＆输出差模，共模电感，PFC 电感，BUCK－L，BOOST－L…）及变压器等等；这些器件的位置放置及 PCB 走线都会带来 EMI－Issue．

2．容性耦合路径问题



注意电路中任意相近的两根电流导线都会存在分布电容耦合：PCB 走线 及 连接线等等；

我通过下面的原理分析框图来进行详细的说明；后面再给出我碰到的实际案例进行参考－分析电子产品＆设备中的感性耦合与容性耦合问题；



上面的原理路径示意框图设计到的信息非常广，可以延伸到不同的电源拓扑结构；涉及到系统的传导理论，辐射理论；如果上面的电路你就当做是标准的 PFC 大功率应用电路；这时候你就会考虑 30MHZ－300MHZ 的骚扰功率的问题！如果电路结构前级输入是低压的交流输入（例如 12VAC）这个电路可以是标准的升压（BOOST）电路结构；改变一下电感，开关 MOS 及输出二极管的位置；这个电路就可以变成高压或中低压的降压（BUCK）电路；也就是说这类电路的应用在 EMI 的问题表现及处理上都可使用同样的等效结构；处理 EMI 的问题就非常类同了。

A．在上面的电路结构中电感回路及输出回路比较优化，并且和交流输入有足够的距离时；如果有 EMI 的问题请参考《开关电源：EMC 的分析与设计》快速设计理论方案！

B．我在进行企业内训时就出现实际的特别案例；EMI 传导设计－中高频部分优化我们共模滤波器没有明显的效果；分析框图结构如下：




该电路结构是典型的交流 220VAC 整流滤波后进行 BUCK 电路的高压降压电路设计，输出 15V／0．1A 典型系统供电电路；EMI 电路的滤波电路使用 2 级滤波器结构；我进行上述的 EMI 的路径分析这个 2 级滤波器完全足够解决 150KHZ－10MHZ 的传导干扰；进行分析如下：

1．检查 PCB 设计电路中的 BUCK 电感距离输入 EMI 滤波器较近；BUCK 电路的高压电容的环路及续流二极管的环路面积均较大，且走线靠近输入滤波器走线！

由此分析如上图中黑线环路及路径造成了＞940KHZ 到几 MHZ 的 EMI 频段多点超标问题；（感性耦合－工字型电感 ＆ 关键走线－容性耦合）

2．采用最简单的方式来判断问题；使用一个磁环将交流输入电源线绕 3 圈及以上；EMI 超标点立刻消失并且通过 EMI 测试！

3．通过上面的磁环验证很明显我们找到解决问题的方法：去掉 1 级共模电感；使用一个双线并绕的共模电感（1－5mH 均可）放置在电路板的电源线入口进行测试；整个 EMI 测试数据均达到 10dB 以上的裕量！

由此确定好系统的 EMI 路径后，我们对系统可以进行很好的降成本设计！按照我的理论再将电路板 PCB 布局布线进行优化，使用最优化的 EMI 滤波器结构可以节省很大的设计成本！

C．如下 TV 的电源板 EMI 问题；感性耦合－PFC 电感与共模电感 ＆关键走线－容性耦合；电路板设计布局如下：



这个案例电路板设计，跟 B 项的情况基本一致！B 的案例是交流输入的高压 BUCK 降压电路；而这个电路结构是交流输入的 PFC 电路；因此使用 B 项上面的 1，2，3 条就解决了 EMI 问题！

我再将如下设计中常见的设计问题提供给朋友们分析参考！

典型案例 1．产品开关电源系统的 EMI 传导问题；进行传导测试时 EMI 超标；

方案设计结构如下图：



如上图，PCB 布局 EMI 的耦合问题分析；EMI 的耦合路径：感性耦合；容性耦合；传导耦合；辐射耦合！我们需要关注！！

超标的 EMI 传导问题；EMI 输入的共模电感增大或减小对系统没有测试没有效果？让设计师将共模电感与图中的散热器进行拉开距离；通过上述的优化就能通过传导测试！

典型案例 2．产品紧凑型开关电源系统的 EMI 传导问题；进行传导测试时，EMI 超标；方案设计结构如下图：





优化方案同案例 2－超标的 EMI 传导问题；EMI 输入的共模电感增大或减小对系统没有测试没有效果？让设计师将共模电感与图中的散热器进行拉开距离；通过上述的优化通过传导测试！





思考一下？EMI 从 1M－10MHZ 通常正确的共模滤波器的设计为什么搞不定问题？

请参考我的《电子产品：PCB 布局布线的耦合 EMI 路径分析！》提供分析依据，搞定 EMI 的超标设计问题！如下分析思路供参考：



容性耦合路径问题




1＆2 案例的典型特点：开关 MOS 的散热器靠近共模电感的设计 Issue！！！

注意电路中任意相近的两根电流导线都会存在分布电容耦合：临近 PCB 走线及 关键走线＆连接线＆输入共模滤波器，散热器等等；