FPGA引脚信号指配有什么原则？

731 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 FPGA引脚信号指配有什么原则？ 0
2021-4-30 07:04:56　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × ChristineGu 该类别下有 16 个回答。邀请回答 HengDu 该类别下有 16 个回答。邀请回答 heks 该类别下有 16 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答举报姚庭芳相关推荐 • FPGA设计的指导原则有哪些？需要注意什么？ 1032 • 利用高速FPGA设计PCB的要点及相关指导原则有哪些？ 723 • FPGA设计的验证技术及应用原则是什么 943 • 请问FPGA的输入输出信号跟端口引脚是对应吗？ 2507 • 如何在FPGA的引脚接入高电平信号\'1‘？ 13423 • FPGA高速收发器的设计原则有哪些？ 1119 • 如何理解ML605 FMC LPC时钟信号引脚？ 1816 • 如何将FPGA连接到比较器的锁存信号？ 1614 • FPGA的一个信号怎么通过多个管脚输出？ 7036 • DSP引脚的上拉或下拉原则是什么？ 4632 1个回答

答案对人有帮助，有参考价值 0 　　现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复。下面这些用于向多用途引脚信号指配的指导方针有助于设计师根据最多到最少的约束信号指配原则提前考虑信号指配，并减少反复的次数。　　这里有一个前提，即假定设计师已经根据设计的大概规模和信号要求确定了目标器件范围和型号。对以下每一步都应在考虑单极信号前优先考虑差分对信号。　　最先指配那些只能在特定引脚上工作的特殊信号，正常情况下是指串行I/O信号和全局时钟信号。其次指配大型和/或高速信号总线，特别是那些要跨越多个库或区域的信号。如果总线需要局部时钟，那么就要考虑具有更多局部时钟引脚的库或区域，并先指配局部时钟。　　如果针对FPGA器件采用了多种I/O标准，那么设计师还必须先考虑将I/O信号映射到库/区。这一步需要慎重考虑，因为许多I/O标准和参考电压是不兼容的。一些I/O标准要求在特殊引脚上输入参考电压，使得这些引脚不可再用于一般用途。将高速输出和双向信号分开指配在一定程度上可避免同时开关输出噪声（SSO）问题。　　第三，采用第二步中相同的基本规则指配速度较慢和约束较少的总线，但不用太多考虑SSO等问题。第四，最后完成个别信号的指配。如果只剩下少量引脚，或在第一次反复时用完了所有的引脚，可以考虑选用具有更多I/O数量的下一种器件，因为根据市场情况肯定还会临时增加某些功能，而且没有哪个设计师愿意在设计的最后阶段再做一遍指配过程吧。　　在以上每一步中，要建立含有正确信号分配和I/O标准的约束文件，以及含有I/O设计部分的HDL文件。然后再开始布局和布线，因为按从最多约束信号到最少约束信号的顺序可以更好地发现错误。

2021-4-30 10:51:25 评论举报李子邯