完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
下面是完整的警告信息,选的芯片是altera的EP4CE15F17C8N,手册上不是说最高可以得到400多MHz的频率吗,为什么会有这个警告啊,该怎么修改
Critical Warning (176584): Output pin "pwm_clk" (external output clock of PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVTTL, has current strength 4mA, output load 0pF, and output clock frequency of 246 MHz, but target device can support only maximum output clock frequency of 85 MHz for this combination of I/O standard, current strength and load |
|
相关推荐
1个回答
|
|
Warning是说你的IO所在BANK的电气特性最高支持85MHz的时钟输出,与PLL的IP参数无关。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
174 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
266 浏览 0 评论
1296 浏览 1 评论
372 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1386 浏览 0 评论
1070 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 04:28 , Processed in 0.554574 second(s), Total 65, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号